(2) Japanese Patent Application Laid-Open No. 7-250328 (1995) "MOTION VECTOR DETECTING DEVICE"

The following is English translation of an extract from the above-identified document relevant to the present application.

5

10

The motion vector detecting device of the present invention comprises a sum-total portion 12 for classifying evaluation function value components received from each element processor according to each of a plurality of predictive modes and summing the components of each classified group to generate an evaluation function value corresponding for respective predictive mode, and a comparator portion 3 for determining a displacement vector corresponding to an evaluation function value that gives the most preferable similarity according to an evaluation function value provided from the sum-total portion as a motion vector for each predictive mode.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-250328

(43)公開日 平成7年(1995)9月26日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H04N 7/32

H04N 7/137

Z

審査請求 未請求 請求項の数28 FD (全103頁)

(21)出願番号

特願平6-321525

(22)出顧日

平成6年(1994)11月29日

(31)優先権主張番号 特願平6-5432

(32) 優先日

平6 (1994) 1 月21日

(33)優先権主張国

日本(JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 石原 和哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研

究所内

(72)発明者 浦本 紳一

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研

究所内

(74)代理人 弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 動きベクトル検出装置

(57) 【要約】

【目的】 少ないハードウェア量で複数の予測モードに 従って高速に動き画像予測補償に用いられる動きベクト ルを検出することのできる動きベクトル検出装置を提供 する。

【構成】 プロセッサアレイ10は、現画像画素ブロッ クであるテンプレートブロックの各画素に対応してマト リックス状に配列され、各々が対応の参照画像画素ブロ ックであるサーチウィンドウブロック画素データを格納 し、テンプレートブロック画素データとの評価関数値成 分を求める要素プロセサを含む。総和部12は各要素プ ロセサから与えられた評価関数値成分を複数の予測モー ドそれぞれに応じて分類し、各分類ごとに総和して各予 測モードに対する評価関数値を生成する。比較部 3 は総 和部から与えられた評価関数値に従って最も良い類似度 を与える評価関数値に対応する変位ベクトルを各予測モ ードそれぞれによる動きベクトルとして決定する。これ により複数の予測モードに従う動きベクトルを同時に検 出することができる。



【特許請求の範囲】

【請求項1】 現画面画像と参照画面画像とのプロック マッチング処理により、動き補償付予測符号化に用いら れる動きベクトルを求めるための動きベクトル検出装置 であって、

前記現画面内の動きベクトル検出対象となる所定のサイ ズの現画像ブロックと前記参照画面内の前記現画像ブロ ックに関連する領域内の複数の参照画像ブロック各々と の類似度を示すとともに予め定められた複数の予測モー ド各々に従って決定される評価関数値を各参照ブロック 10 ごとにかつ前記複数の予測モード並列に求めるための評 価手段、および前記評価手段からの各参照ブロックごと および各前記複数の予測モードごとの評価関数値を受 け、前記現画像ブロックに対する各前記予測モードの動 きベクトルを並列に決定する動きベクトル決定手段を備 える、動きベクトル検出装置。

【請求項2】 前記評価手段は、

前記現画像ブロックに含まれる画素に対応して配置さ れ、参照画像ブロック内の対応の画素データと前記現画 像ブロック内の対応の画素データとを一時的に格納する 格納手段を含み、該格納手段に格納された画素データに 前記評価関数の一部をなす演算を行なう複数の第1の演 算手段と、

前記複数の第1の演算手段の出力を前記複数の予測モー ド各々に対応して分類し、各分類ごとに前記第1の演算 手段の出力に対し前記評価関数の残りの演算を並列に行 なう第2の演算手段を含む、請求項1記載の動きベクト ル検出装置。

【請求項3】 前記複数の第1の演算手段は、各々が一 方方向に沿ってのみ画素データを転送するように配置さ 30 れかつ前記現画像ブロックに対応する行および列のマト リックス状に配置される複数のプロセッサを備える、請 求項2記載の動きベクトル検出装置。

【請求項4】 前記現画面および参照画面は、偶数フィ ールドと奇数フィールドとを含むフレームで構成され、 前記複数の予測モードは、前記現画像ブロック内の奇数 フィールドに含まれる画素を用いる動き予測モードと、 偶数フィールドに含まれる画素を用いる動き予測モード と、フレームに含まれる画素を用いる動き予測モードと を含む、請求項1ないし3のいずれかに記載の動きベク トル検出装置。

【請求項5】 前記現画面および参照画面の各々は、1 つのフィールドにより構成され、

前記複数の予測モードは、前記現画像ブロックの画面垂 直方向に沿って2等分し、該2等分された上半分のブロ ックの画素を用いる動き予測モードと、2等分された現 画像ブロックの下半分のブロックの画素を用いた動き予 測モードと、前記現画像ブロックの画素すべてを用いる 動き予測モードとを含む、請求項1ないし3のいずれか に記載の動きベクトル検出装置。

【請求項6】 前記第2の演算手段は、

前記現画像プロックをフレーム画面に関して垂直方向に 2 等分した上下ブロックおよび偶数フィールドの画案ブ ロックおよび奇数フィールドの画素ブロックの4ブロッ クに分割し、各分割ブロックごとに対応の第1の演算手 段の出力を並列に受け、モード指定信号に従って前記4 分割ブロックの構成を切換えてフレーム内画素を用いる フレーム予測モード、奇数フィールド内画素を用いる奇 数フィールド予測モードおよび偶数フィールド内の画素 を用いる偶数フィールド動き予測モードまたはフィール ド内画素を用いる動き予測モード、現画像ブロックの上 半分の画素を用いる上半分動き予測モードおよび現画像 ブロックの下半分の画素を用いる下半分動き予測モード のいずれかの3分類を実現する切換え手段を含む、請求 項1ないし5のいずれかに記載の動きベクトル検出装 置。

【請求項7】 画面の形式を指定する形式指定信号に応 答して、入力画像データの画面形成形式を前記形式指定 信号が指定する形式に設定して前記評価手段へ与える入 力変換手段をさらに含む、請求項1ないし6のいずれか に記載の動きベクトル検出装置。

【請求項8】 前記複数の第1の演算手段は、実質的に 1次元状アレイを構成するように配置され、入力した現 画像画素データおよび参照画像ブロック画素データをと もに一方方向に沿ってのみ伝達する複数のプロセッサを 備え、

前記複数のプロセッサの所定数ごとに配置され、参照画 像画素データを格納するとともに格納した画素データを 格納した順に順次出力するとともにその有効格納画素数 が可変なバッファ手段をさらに備える、請求項1ないし 7のいずれかに記載の動きベクトル検出装置。

【請求項9】 前記関連する領域内の所定の条件を満足 する参照画像ブロックに対して前記複数の予測モード各 々に従って各評価関数値を並列に求める第3の演算手段 と、

前記第3の演算手段の出力に従って前記評価手段が演算 すべき参照画像ブロックの領域を前記複数の予測モード それぞれに対して指定する領域指定手段をさらに備え、 前記評価手段は指定された領域に対し複数の予測モード で評価値を算出する、請求項1ないし8のいずれかに記 載の動きベクトル検出装置。

【請求項10】 前記領域指定手段は、前記複数の予測 モード各々に対して演算すべき参照画像領域を指定す る、請求項9記載の動きベクトル検出装置。

【請求項11】 前記領域指定手段は、前記複数の予測 モードに対し共通に1つの参照画像領域を指定する、請 求項9記載の動きベクトル検出装置。

【請求項12】 前記領域指定手段は、前記複数の予測 モードに対し共通に1つの参照画像領域を指定しかつ前 50 記評価手段に対し1つの予測モードに従う演算のみをイ

40

ネーブルする手段を含む、請求項9記載の動きベクトル 検出装置。

【請求項13】 参照フレーム画像と現フレーム画像と のブロックマッチング処理により、動き補償付予測符号 化処理に用いられる動きベクトルを求めるための動きべ クトル検出装置であって、前記フレームは偶数フィール ドと奇数フィールドとを含み、

動きベクトル検出対象となる現フレーム画像ブロックの 各画素に対応して配置される複数のプロセッサを含み、 前記現フレーム画像ブロックの画素データと前記参照フ 10 レーム画像内の前記現フレーム画像ブロックに関連する 領域内の参照画像ブロックの画素データとを入力し、両 ブロックの対応の画素データに対し所定の演算を行なう 演算手段と、

前記演算手段の出力を前記偶数フィールド内の画素に対 する演算結果と前記奇数フィールド内の画素に対する演 算結果と前記フレーム内の画素に対する演算結果とに分 類し、各分類ごとに前記演算手段の出力を加算して総和 を求める総和手段と、

前記総和手段の出力に従って、前記現画像ブロックの奇 20 数フィールド画素ブロックに対する動きベクトル、偶数 フィールド画素ブロックに対する動きベクトルおよびフ レーム画素ブロックに対する動きベクトルを並列態様で 決定する動きベクトル決定手段を備える、動きベクトル 検出装置。

【請求項14】 参照フィールド画像と現フィールド画 像とのブロックマッチング処理により、動き補償付予測 符号化処理に用いられる動きベクトルを求めるための動 きベクトル検出装置であって、

前記現フィールド画像内の動きベクトル検出対象となる 現フィールド画像ブロックの各画素に対応して配置され る複数のプロセッサを含み、前記現フィールド画像ブロ ックの画素データと前記参照フィールド画像内の現フィ ールド画像ブロックに関連する領域内の参照フィールド 画像ブロックの画素データとを入力し、両入力ブロック の対応の画素データに対し所定の演算を行なう演算手段 と、

前記演算手段の出力を前記現フィールド画像ブロックの フィールド内垂直方向に沿って2分割して上半分ブロッ クと下半分ブロックとに分割し、前記演算手段の出力を 40 前記上半分ブロックの画素に対する演算結果と、前記下 半分のブロックの画素に対する演算結果と前記現画像ブ ロック内の画素すべてに対する演算結果とに分類し、各 分類ごとに前記演算手段の出力を加算して総和を求める

前記総和手段の出力に従って、前記上半分ブロックに対 する動きベクトル、前記下半分ブロックに対する動きベ クトル、および前記現画像ブロックに対する動きベクト ルを並列態様で決定する動きベクトル決定手段を備え る、動きベクトル検出装置。

【請求項15】 参照画面画像と現画面画像とのブロッ クマッチング処理により、動き補償付予測符号化に用い られる動きベクトルを求めるための動きベクトル検出装 置であって、

前記現画面画像の動きベクトルのの検出対象となる現画 像ブロックの各画素に対応して配置される複数のプロセ ッサを含み、前記現画像ブロックの画素データと前記参 照画面画像内の前記現画像ブロックに関連する領域内の 参照画像ブロックの画素データとを入力し、該入力した 両ブロックの対応の画素のデータに対し所定の演算を行 なう演算手段を備え、前記複数のプロセッサは、前記画 面がフレームで構成されるとき、前記現画像ブロックの 画面垂直方向の上半分のブロックの画素に対応し、かつ 奇数フィールドの画素に対応して配置される第1のプロ セッサ群と、前記上半分のブロックの画素に対応しかつ 偶数フィールドの画素に対応して配置される第2のプロ セッサ群と、前記現画像ブロックの画面垂直方向の下半 分のブロックの画素に対応しかつ奇数フィールドの画素 に対応して配置される第3のプロセッサ群と、前記下半 分のブロックの画素に対応しかつ偶数フィールドの画素 に対応して配置される第4のプロセッサ群とを含み、 前記第1ないし第4のプロセッサ群の出力を並列に受 け、前記第1および第2のプロセッサ群の出力を組合わ

せかつ前記第3および第4のプロセッサ群の出力を組合 わせて2組の出力信号を生成する第1の組合わせ手段 と、前記第1および第3のプロセッサ群の出力を組合わ せかつ前記第2および第4のプロセッサ群の出力を組合 わせて2組の出力信号を生成する第2の組合わせ手段と を含み、モード指定信号に応答して前記第1および第2 の組合わせ手段の一方を活性化し、活性化された組合わ せ手段からの2組の出力を伝達する分類手段と、

前記分類手段の2組の出力をそれぞれ各組ごとに加算総 和し、各組に対する評価値および前記現画像ブロック全 体に対する評価値を並列態様で生成する評価値生成手段 と、

前記評価値生成手段の出力に従って、前記現画像ブロッ クの動きベクトルを各組および現画像ブロックに対して 並列態様で決定する動きベクトル決定手段を備える、動 きベクトル検出装置。

【請求項16】 現画面画像と参照画面画像とのブロッ クマッチング処理により、動き補償付予測符号化に用い られる動きベクトルを検出するための動きベクトル検出 装置であって、

画像データの入力順序と出力順序とを異ならせる手段を 含み、入力参照画面画像データを一時的に格納するバッ ファ手段と、

前記バッファ手段から読出された画像データと前記現画 面画像データとから動きベクトル検出対象となる現画像 ブロックの動きベクトルを算出する手段とを備える、動 50 きベクトル検出装置。

【請求項17】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出装置であって、

動きベクトル検出対象となる現画像ブロックの画素に対応して配置され、各々が対応の現画像ブロック画素データと前記現画像ブロックに対応する前記参照画面画像内の参照画像ブロックの対応の画素データとを格納する格納手段と、前記格納手段に格納された画素データに所定の演算処理を行なう演算手段とを含み、前記格納手段に 10格納されたデータを一方方向のみに沿って伝達する複数のプロセッサと、

前記複数のプロセッサの所定数ごとに配置され、前段の プロセッサまたは入力部から伝達された参照画素データ を一時的に格納し、順次次段のプロセッサへ伝達すると ともに、その有効格納画素データ数が変更可能なバッフ ア手段と、

前記複数のプロセッサ手段の演算結果出力に従って前記 現画像ブロックの動きベクトルを決定する動きベクトル 決定手段とを備える、動きベクトル検出装置。

【請求項18】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出装置であって、

動きベクトル検出対象となる現画像ブロックと前記現画像ブロックに関連する前記参照画面内の探索領域内のすべての評価点のうち代表評価点に対応する参照画像ブロックとのブロックマッチング処理を複数の予め定められた予測モードに従って実行し、前記複数の予測モードに対して最も良い相関度を示す最適代表評価点を求める第301の算出手段と、

前記複数の予測モードそれぞれに対応して設けられ、求められた最適代表評価点に従って、該対応の最適代表評価点を中心とする所定の大きさの領域内の全評価点に対して前記現画像ブロックと参照画像ブロックとのブロックマッチング処理を前記複数の予測モードに従って行ない、各々が前記複数の予測モードそれぞれに対して最もよい相関度を示す最適評価値およびベクトルを求める複数の第2の算出手段と、

前記複数の第2の算出手段の出力に従って、前記複数の 40 予測モードのうちの最適予測モードを求め、かつ該求め られた最適予測モードに従って決定された最適ベクトル を前記現画像ブロックに対する動きベクトルとして決定 する動きベクトル決定手段とを備える、動きベクトル検 出装置。

【請求項19】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出装置であって、

動きベクトル検出対象となる現画像プロックと前記現画 50

像ブロックに関連する参照画面内の探索領域のすべての評価点のうち代表評価点により表現される参照画像ブロックとのブロックマッチング処理を複数の予測モードに従って実行し、前記複数の予測モード各々に対して最もよい相関度を示す最適代表評価点を求める第1の算出手段と、

前記複数の予測モード各々に対応して設けられ、前記第 1の算出手段からの対応の予測モードの最適代表評価点 に従って、該最適代表評価点を中心とする所定の大きさ の領域内の全評価点に対して前記現画像ブロックと参照 画像ブロックとのブロックマッチング処理を前記複数の 予測モードに従って実行し、最もよい相関度を示す評価 点を表わす最適ベクトルおよび最適評価値を算出する複 数の第2の算出手段と、

前記複数の第2の算出手段の出力に従って、前記複数の 予測モードのうちの最適予測モードを決定し、かつ該決 定された最適予測モードに従って決定された最適ベクト ルを前記現画像プロックに対する動きベクトルとして決 定する動きベクトル決定手段とを備える、動きベクトル 20 検出装置。

【請求項20】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出装置であって、

動きベクトル検出対象となる現画像ブロックと前記現画像ブロックに関連する参照画面内の探索領域のすべての評価点のうち代表評価点により表現される参照画像ブロックとのブロックマッチング処理を複数の予測モードに従って実行し、前記複数の予測モード各々に対して最もよい相関度を示す予測モードに対応する最適代表評価点を求める第1の算出手段と、

前記第1の算出手段からの最適代表評価点に従って、前記最適代表評価点を中心とする所定の大きさの領域内の全評価点に対し前記現画像ブロックと参照画像ブロックとのブロックマッチング処理を前記複数の予測モード各々に従って実行し、各前記予測モードに対して最適ベクトルおよび最適評価値を算出する複数の第2の算出手段と、

前記第2の算出手段の出力に従って複数の予測モードの うちの最適予測モードを決定し、それに対応する最適ベ クトルを前記現画像ブロックに対する動きベクトルとし て決定する動きベクトル決定手段とを備える、動きベク トル検出装置。

【請求項21】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出装置であって、

動きベクトル検出対象となる現画像ブロックと前記現画 像ブロックに関連する参照画面内の探索領域のすべての 評価点のうち代表評価点に対応する参照画像ブロック各

6

々とのブロックマッチング処理を複数の予測モードに従って行ない、前記複数の予測モードのうち最もよい相関 度を示す最適予測モードおよびそれに対応する最適代表 評価点を求める第1の算出手段と、

前記第1の算出手段からの最適予測モードを示す情報および前記最適代表評価点情報に従って、前記最適評価点を含む前記探索領域内の所定の大きさの領域内の全評価点に対し前記最適予測モードに従って前記現画像ブロックと参照画像ブロックとのブロックマッチング処理を実行し、各参照画像ブロックに対する評価関数値を算出す 10 る第2の算出手段と、

前記第2の算出手段の出力に従って、前記現画像ブロックに対する動きベクトルを決定する動きベクトル決定手段を備える、動きベクトル検出装置。

【請求項22】 現画面画像と参照画面画像とのブロックマッチング処理により、動き予測符号化処理に用いられる動きベクトルを求めるための動きベクトル検出装置であって、

前記現画面画像のQ行P列の画素からなる現画面ブロックの各画素に対応して配置されるプロセッサと、前記P列の各々に対応して配置され、各々がR個の参照画面画素データを格納するデータ格納手段とを有するプロセッサアレイを備え、前記プロセッサとデータ格納手段とが1次元的に一方向に沿って参照画面画像画素データを転送するように相互接続され、かつ前記プロセッサの各々は、対応の現画面画像画素データを格納する第1のレジスタ手段と、与えられた参照画面画像画素データを格納する第2のレジスタ手段と、前記第1および第2のレジスタ手段の格納する画素データに所定の演算処理を施して評価関数値成分を出力する演算手段とを含み、

前記プロセッサアレイへ1サイクル当たり1画素データの速度で、前記参照画面画像画素データを与えるデータ 印加手段と、

前記プロセッサアレイから出力される評価関数値成分を 加算して、1サイクル当たり1評価関数値を生成する評価値生成手段と、

前記評価値生成手段から所定数のサイクルにわたって与 えられる評価値に従って前記現画面ブロックの動きベク トルを検出する動きベクトル決定手段と、

前記所定数のサイクルを、Aを任意の自然数として、A 40 · (P· (Q+R)) サイクルに設定する手段を備える、動きベクトル検出装置。

【請求項23】 現画面画像と参照画面画像とのブロックマッチング処理により、動き予測符号化処理に用いられる動きベクトルを求めるための動きベクトル検出装置であって、

各々が、Q行P列の画素からなる現画面画像ブロックの 各画素に対応して配置されるプロセッサと、前記P列の 各々に対応して配置され、かつ各々がR個の参照画面画 素データを格納するデータ格納手段とを有するA個のプ 50 ロセッサアレイを備え、前記Aは自然数であり、かつ前記A個のプロセッサアレイの各々は、プロセッサとデータ格納手段とが1次元的に一方方向に沿って参照画面画像画素データを転送するように相互接続され、かつ前記プロセッサの各々は、対応の現画面画像画素データを格納する第1のレジスタ手段と、与えられた参照画面画像画素データを格納する第2のレジスタ手段と、前記第1および第2のレジスタ手段に格納された画素データに所定の演算処理を施して評価関数値成分を出力する演算手段とを含み、

前記A個のプロセッサアレイへ同じ参照画面画像画素データを1サイクル当たり1画素データの割合で与える手段と、

前記A個のプロセッサアレイに対応して設けられ、対応のプロセッサアレイから出力される評価関数値成分から 現画面プロックと参照画面プロックとの類似度を示す評 価関数値を生成するA個の評価値生成手段と、

前記A個の評価値生成手段各々に対応して設けられ、対応の評価値生成手段からA・P(Q+R)サイクルにわたって与えられる評価値に従って各プロセッサアレイそれぞれについての動きベクトルを決定するA個の動きベクトル決定手段と、

前記A個のプロセッサアレイの現画面画像ブロック画素 データ全体を前記A・P(Q+R)サイクルを単位サイ クルとして順次更新する現画面ブロック更新手段を備え る、動きベクトル検出装置。

【請求項24】 動き予測符号化処理に用いられる動きベクトルを、現画面画像と参照画面画像とのブロックマッチング処理により求めるための動きベクトル検出装置であって、

前記現画面画像のQ行P列の画素に対応して配置されるプロセッサと、前記P列の各列に対応して配置され、各々がR個の参照画面画像画素データを格納するデータ格納手段とを備えるプロセッサアレイを含み、前記プロセッサの各々は、対応の現画面画素データを格納する第1のレジスタ手段と、与えられた参照画面画像画素データを格納する第2のレジスタ手段と、前記第1および第2のレジスタ手段の格納する画素データに所定の演算処理を施して評価関数値成分を出力する演算手段とを含み、前記プロセッサアレイは、各々が(P/b)列(Q/c)行の画素に対応して配置される複数のサブブロックに分割され、前記サブブロックは行列状に配置され、

に分割され、前記サブブロックは行列状に配置され、前記プロセッサの列それぞれに対応して設けられ、各々が R個の参照画面画像画素データを格納する複数のデータ格納手段を備え、前記データ格納手段は同じ列に配置されたサブブロックに共有されかつサブブロック列それぞれにおいて、データ格納手段は1つのサブブロックのプロセッサと1次元的に参照画面画像画素データを一方方向に沿って転送するように相互接続されかつ残りのサブブロックに対しては同じ列に配置されたプロセッサに

対してのみ接続され、かつ前記残りのサブブロックにおけるプロセッサは、同一列においてのみ一方方向に沿ってのみ与えられた参照画面画像画素データを転送するように相互接続され、

前記複数のサブブロックそれぞれのプロセッサから(P/b)・{(Q/c)+R}・b・cサイクルにわたって各サイクルに与えられる評価関数値成分に従って、各サブブロックについて関連の現画面画像ブロックの動きベクトルを決定する手段と、

前記複数のサブブロックの各々へ互いに異なる現画面画 10 像画素ブロックの画素データを格納するとともに、前記 複数のサブブロックに格納される現画面画像画素データを (P/b)・{(Q/c)+R}サイクルごとに順次 更新する手段を含む、動きベクトル検出装置。

【請求項25】 現画面画像と参照画面画像とのブロックマッチング処理により、動き予測符号化に用いられる動きベクトルを求めるための動きベクトル検出装置であって、

現画面画像のQ行P列の画素からなる現画面ブロックの 各画素に対応して行列状に配置されるプロセッサと、前 20 記画素列の各々に対応して配置され、各々がR個の参照 画面画素データを格納するデータ格納手段とを有するプ ロセッサアレイを備え、前記複数のプロセッサとデータ 格納手段とは1次元的に一方方向に沿って参照画面画像 画素データを転送するように相互接続され、かつ前記複 数のプロセッサの各々は、第1の現画面ブロックの画素 データを格納する第1のレジスタ手段と、第2の現画面 ブロックの対応の画素データを格納する第2のレジスタ 手段と、与えられた参照画面画像画素データを格納する 第3のレジスタ手段と、前記第1および第2のレジスタ 30 手段の一方の格納する画素データを選択する選択手段 と、前記選択手段の選択した画素データと前記第3のレ ジスタ手段に格納された画素データとに所定の演算処理 を施して評価関数値成分を生成する演算手段とを含み、 前記プロセッサアレイから出力される評価関数値成分を 総和して、1サイクル当たり1評価関数値を生成する評 価値生成手段と、

前記評価値生成手段の出力する評価関数値に従って現画 面ブロックの動きベクトルを決定する動きベクトル決定 手段と、

前記第1および第2の現画面ブロックの一方についての 動きベクトル検出サイクルの間に他方の現画面ブロック に対応するレジスタ手段の内容を更新する更新手段と、 前記選択手段を選択するレジスタを前記検出サイクルご とに切換える切換制御手段とを備える、動きベクトル検 出装置。

【請求項26】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを求めるための動きベクトル検出装置であって、

前記現画面内の動きベクトル検出対象となる所定のサイズの現画像ブロックと前記現画像ブロックに関連する前記参照画面内の領域内の複数の参照画像ブロック各々との類似度を示す評価関数値を生成する評価値生成手段と、

10

前記評価値生成手段から与えられた評価関数値に従って 前記現画像ブロックの動きベクトルを決定する決定手段 とを備え、

前記決定手段は、参照画像ブロックの前記元画像ブロックについての水平および垂直方向の位置をベクトル

(H, V) で表わすとき、複数の参照画像ブロックの評価関数値が同じとき、

(i) | H | + | V | の小さいほうの参照画像ブロックのベクトルを動きベクトル候補として選択する第1の 選択手段と

(ii) $|H| + (-V + \alpha)$ の小さい参照画像ブロックのベクトルを前記動きベクトルの候補として選択する第2の選択手段と、

(iii) | H | + (V + α) の小さいほうの参照画像 ブロックのベクトルを前記動きベクトルの候補として選択する第3の選択手段と、

モード指定信号に応答して、前記第1ないし第3の選択 手段のいずれか1つを活性状態とする手段とを備え、前 記 α は、動きベクトルのY方向の探索範囲に応じて決定 される定数である、動きベクトル検出装置。

【請求項27】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを求めるための動きベクトル検出装置であって、

前記現画面画像の所定のサイズの現画面ブロックと前記 現画面ブロックに関連する前記参照画面内領域の複数の 参照画面ブロックそれぞれとを複数の予測モードそれぞ れに従ってブロックマッチング処理を施して整数精度で の動きベクトルを前記複数の予測モード各々について決 定する整数精度ベクトル決定手段と、

前記現画面ブロック画素データと前記整数精度ベクトル 決定手段により決定された複数の予測モード各々の動き ベクトルで示される複数の参照画面ブロック画素データ をそれぞれ前記整数ベクトル決定手段から受けて格納す 40 る画素データ格納手段と、

前記画素データ格納手段に格納された現画面ブロック画 素データと複数の参照画面ブロック各々の画素データと を受け、ブロックマッチング処理を分数精度で行なっ て、前記複数の予測モード各々の分数精度での動きベク トルを決定する分数精度ベクトル決定手段とを備える、 動きベクトル検出装置。

【請求項28】 現画面画像と参照画面画像とのブロックマッチング処理により、動き補償付予測符号化に用いられる動きベクトルを検出するための動きベクトル検出50 装置であって、

前記現画面の所定のサイズの現画面ブロックと所定のサイズの探索領域内の前記参照画面画像に関連する複数の 参照ブロック各々との類似度を示す評価関数値を求める 評価値算出手段と、

前記探索領域の有効領域を前記現画面ブロックについて 設定する設定手段と、

前記設定手段により設定された有効領域に含まれる参照 ブロックに対する、前記評価値算出手段の評価値に従っ て前記現画面ブロックの動きベクトルを決定する手段と を備える、動きベクトル検出装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、予測符号化処理において動画像の動き補償のために用いられる動きベクトルを検出するための装置に関する。

[0002]

【従来の技術】膨大なデータ量を有する画像信号の伝送または蓄積のためには、データ量を削減するデータ圧縮技術が必要不可欠となる。画像データは、近接画素間の相関関係および人間の知覚特性などに起因するかなりの20元長度を備える。このデータ冗長度を抑圧して伝送データ量を削減するデータ圧縮技術は高能率符号化と呼ばれる。このような高能率符号化方式の1つに、フレーム間予測符号化方式がある。このフレーム間予測符号化方式においては、以下の処理が実行される。

【0003】現在符号化しようとする現画面(フレームまたはフィールド)の各画素データと参照する前画面の同じ位置にある各画素データとの差分である予測誤差を算出する。算出された予測誤差を以後の符号化に用いる。この方法では、動きの少ない画像に関しては画面間 30の相関が大きいため、高能率で符号化を行なうことができる。しかしながら、動きの大きな画像については、画面間の相関が小さいため誤差が大きくなり、逆に伝送データ量が増加するという欠点が生じる。

【0004】上述の問題点を解決する方法として、動き補償付フレーム(フィールド)間予測符号化方式がある。この方法では、以下の処理が実行される。まず、予測誤差を算出する前に、予め現画面(フレームまたはフィールド)と前画面の画素データを用いて動きベクトルを算出する。算出された動きベクトルに従って前画面の40予測画像を移動させる。前画面の動きベクトルだけずれた位置の画像データを参照画素とし、参照画素を予測値として用いる。次いで、この移動後の前画面と現画面との各画素の予測誤差を算出し、予測誤差と動きベクトルとを伝送する。

【0005】図151は、従来の動き補償付予測符号化方式に従って画像データを符号化する符号器の全体構成を概略的に示すブロック図である。図151において符号器は、入力された画像信号に対し所定の前処理を実行する前処理回路910とこの前処理回路910により

前処理された信号に対し冗長度の除去および入力信号の 量子化を実行するソース符号化回路912と、ソース符 号化回路912からの信号に対し所定のフォーマットに 従った符号化および予め定められたデータ構造の符号列 に多重化するビデオマルチプレクス符号化回路914を 含む。

12

【0006】前処理回路910は、時間および空間フィルタを用いて入力画像信号を共通の中間フォーマット (CIF) に変換し、かつノイズ除去のためのフィルタ10 処理を実行する。

【0007】ソース符号化回路912は、与えられた信号に対するたとえば離散コサイン変換 (DCT) などの直交変換処理を行なうとともに、入力信号に対する動き補償を行ない、かつ直交変換された画像データを量子化する。

【0008】ビデオマルチプレクス符号化回路914 は、与えられた画像信号に対し2次元可変長の符号化を 行なうとともに、データ処理単位であるブロックの各種 属性(動きベクトルなど)も可変長符号化した後に、予 め定められたデータ構造の符号列に多重化する。

【0009】符号器はさらに、ビデオマルチプレクス符号化回路914からの画像データをバッファ処理する伝送バッファ916と、伝送バッファ916からの画像データを伝送チャネルに適合させるための伝送符号化回路918を含む。

【0010】伝送バッファ916は、情報発生速度を一定速度に平滑化する。伝送符号化回路918は誤り訂正 ビットの付加および音声信号データの付加などを実行する。

【0011】図152は、図151に示すソース符号化回路の具体的構成の一例を示す図である。図152においてソース符号化回路912は、前処理回路からの与えられる入力画像信号に対し動きベクトルを検出しかつ動きベクトルに従って動き補償された参照画像を生成する動き補償予測器920からの参照画像画素データに対しフィルタ処理を行なうループフィルタ922と、ループフィルタ922の出力と入力画像信号との差分を求める減算器924と、減算器924の出力を直交変換する直交変換器926により直交変換されたデータを量子化する量子化器928を含む。

【0012】動き補償予測器920の構成は後に詳細に 説明するが、1フレーム前の画素データを格納するフレ ームメモリを含み、入力画像信号データとこのフレーム メモリ内の画素データとに従って動きベクトルの検出お よび動き補償された参照画像画素データの生成を行な う。ループフィルタ922は画質改善のために設けられ る。

号器は、入力された画像信号に対し所定の前処理を実行 【0013】直交変換器926は、減算器924からのする前処理回路910と、この前処理回路910により 50 データに対し、所定のサイズのブロック(通常8×8画

素)を1つの単位としてDCT変換などの直交変換を行 なう。量子化器928は、この直交変換された画素デー タを量子化する。

【0014】動き補償予測器920および減算器924 により動き補償付フレーム間予測が実行され、動画像に おける時間的な冗長性が除去される。また、直交変換器 926による直交変換により動画像信号における空間的 な冗長性が除去される。

【0015】ソース符号化回路912はさらに、量子化 器928で量子化されたデータを量子化前の信号状態に 10 変換するための逆量子化器930と、この逆量子化器9 30の出力に対し逆直交変換を行なう逆直交変換器93 2と、ループフィルタ922の出力と逆直交変換器93 2の出力とを加算する加算器934を含む。逆量子化器 930および逆直交変換器932により次のフレームに 対するフレーム間予測に用いる画像が生成される。この 生成された画像データは動き補償予測器920に含まれ るフレームメモリに書込まれる。加算器934により画 像信号 (フレーム間差分データ) がループフィルタ92 2の出力に加算されるため、現フレームの画像データが 20 再生される。通常、この逆量子化処理、逆直交変換処理 および加算処理は一般に局部復号過程と呼ばれる。次 に、動きベクトルの算出について具体的に説明する。動 きベクトルの算出には一般にブロックマッチング法が用 いられる。

【0016】今、図153 (A) に示すように、第 (m) -1) フレームにおける画像Aが第mフレームのおいて はA'に移動した状態を考える。ブロックマッチング法 においては、画面 (この場合1フレーム) をP×Q画素 のブロックに分割する (一般にはP=Q)。現フレーム において着目するブロックに最も近似するブロックを前 フレームから捜し出す。この着目ブロックから最も近似 する前フレームにおけるブロックへのずれを動きベクト ルとを称す。以下に、より詳細に説明する。

【0017】図153 (B) に示すように、今、第mフ レームを符号化対象フレームとする。フレームはN×N 画素のブロックに分割される (P=Q=N)。今第mフ レームにおけるN×N画素のブロックにおける1番左上 の画素位置(Nk, N1)における画素データの値をX m (Nk, N1) とする。画素位置をベクトル (i, j) だけずらした前フレームにおけるブロックと現フレ ームにおけるブロックの対応の画素のデータの差分の絶 対値和を求める。次に、このずれベクトル (i, j)を さまざまな値に代え、それぞれの差分絶対値和を求め る。この差分絶対値和は一般に評価関数値と呼ばれる。 この最小の差分絶対値和を与える位置(i, j)を動き ベクトルと定義する。

【0018】動きベクトルは1ブロック画素当たり1個 伝送する必要がある。ブロックサイズを小さくすると伝 送情報が増加し、効果的なデータ圧縮ができなくなる。

一方、ブロックサイズを大きくすると効果的な動き検出 が困難となる。そこで、ブロックサイズは16×16画 素、動きベクトル探索範囲 (i, jの最大変化幅) は-15~+15とするのが一般的である。以下に具体的に ブロックマッチング法による動きベクトル算出について 説明する。

【0019】図154は、ブロックマッチング法による 動きベクトルの算出の具体的方法を示す図である。今、 図154に示すように、352ドット (画素) ×288 ラインからなる画像950を考える。画像950を、1 6×16の画素群を1ブロックとして複数のブロックに 分割する。このブロック単位で動きベクトルの検出が実 行される。動きベクトル検出処理の対象となるブロック (以下、テンプレートブロックと称す) 952と同じ位 置にある前フレームにおけるブロック954を基準とし て、画面上水平方向および垂直方向に±16画素大きな ブロック956を探索ブロック(以下、サーチエリアと 称す)とする。テンプレートブロック952に対する動 きベクトル探索はこのサーチエリア956内において実 行される。ブロックマッチング法に従った動きベクトル の探索方法は以下の処理ステップを備える。

【0020】動きベクトル候補に対応する変位を有する ブロック(図154においてベクトル(i, j)で示 す)を求める。この求められたブロックの各画素とテン プレートブロックの対応位置にある画素の差分絶対値和 (または差分二乗和) のような評価関数値を求める。

【0021】上述の動作をベクトル (i, j) として $(-16, -16) \sim (+16, +16)$ のすべての変 位に対して実行する。すべての予測画像ブロック (サー チエリア956内のすべての画像ブロック) に対して評 価関数値(評価値)を求めた後、この評価関数値が最小 となる予測画像ブロックを検出する。テンプレートブロ ックと同じ位置 (以下、真裏と称す) のブロック (図1 54においてベクトル(0,0)で示すブロック95 4) から評価関数値が最小となる予測画像ブロックに向 かうベクトルをこのテンプレートブロック952に対す る動きベクトルと決定する。

【0022】図155は、従来のハードウエアで実現さ れる動きベクトル検出装置の全体の構成を示す図であ り、たとえば1989 IEEE、ICASSP'89 のプロシーディング"、第2453頁ないし第2456 頁においてA・アルティエリ等により示されている。図 155において、動きベクトル検出装置は、サーチエリ アの画素データをサーチエリアの1列分入力するための サーチエリア入力レジスタ962と、テンプレートブロ ックの評価点 (動きベクトルの候補) と同一サイズの行 および列のマトリックス状に配置された複数のプロセッ サを含むプロセッサアレイ966と、プロセッサアレイ に対しサーチエリアにおける同一列のデータを格納する 50 サーチエリアレジスタ964aおよび964bと、プロ

セッサアレイ966の演算結果に従って動きベクトルを 検出する動きベクトル検出部968を含む。

【0023】プロセッサアレイ966においては、評価 点すなわち変位ベクトル(ずれベクトル(i, j))各 々に対応してプロセッサが配置される。すなわち第i行、第j列に配置されたプロセッサPijは、変位ベクトルD(i, j)を計算する。

【0024】図156は、図155に示すプロセッサアレイに含まれるプロセッサの構成を示す図である。図156においてプロセッサ970は、アレイ966内の水 10平および垂直方向の3方向のプロセッサから伝達されるサーチエリア画素データを受け、選択信号SELに応答してその1つの入力を通過させる3入力レジスタ972と、3入力レジスタ972と、3入力レジスタ972からのサーチエリア画素データYと外部から与えられるテンプレートブロック画素データYと外部から与えられるテンプレートブロック画素データXとに基づいて歪み(差分絶対値和)を計算する歪み計算部974と、歪み計算部974からの歪みDとアレイ966内の水平方向に隣接するプロセッサからの歪みとを受け、選択信号Toに従って一方を選択して通過させる2入力レジスタ976を含む。 20

【0025】図156に示すプロセッサ970は、図156に示すプロセッサアレイ966において、サーチエリアにおける評価点、すなわち動きベクトルの候補となるすべての変位ベクトルに対応して2次元状に配置される。プロセッサアレイ966(図155参照)の各プロセッサへは共通に同じテンプレート画素データXが与えられる。このとき、またプロセッサ970へは、サーチエリアブロック内の対応の画像データが与えられる。たとえば、テンプレートブロック画素データXが、X

(m, n) の場合、プロセッサPijに対してはサーチ 30 エリアブロック画素データY(i+m, j+n) が与えられる。サーチウィンドウデータは、図155に示すサーチエリアサイドレジスタ964a および964b ならびにプロセッサアレイ966 内の各プロセッサ970を介して転送される。外部から与えられるテンプレートブロック画素データX(m, n) に対し、正確にサーチエリアブロック画素データY(i+m, j+n) を各プロセッサに与えるために、テンプレートブロックおよびサーチエリアブロックはある規則性を持ってスキャンされなければならない。

【0026】図157は、上述の動きベクトル検出装置におけるテンプレートブロックのデータのスキャン態様を示す図である。図157において、テンプレートブロック999を、図157の矢印で示すように、まず同一列に沿って上から下に向かってスキャンし、次いで1列隣の画素データを下から上に向かってスキャンすることによりテンプレートブロック画素データが生成されて、順次動きベクトル検出装置へ与えられる。このスキャン方法は「スネークスキャン」と呼ばれる。テンプレートブロック画素データの「スネークスキャン」に従って、

16

プロセッサアレイ966へ与えられるサーチエリアブロ ック画素データも同様にスキャンされる。プロセッサ9 70は、アレイ内のその配置位置に応じてサーチエリア 画素データを図156の上下方向または左方向へ転送す る必要がある。この3方向転送を実現するために3入力 レジスタ972が設けられる。2入力レジスタ976 (図156参照) は、各変位ベクトルの評価関数値が計 算された後、動きベクトル検出部968(図155参 照) において最小の歪み (評価関数値) を与える変位べ クトルを求めるために、プロセッサ970で計算された 歪みを動きベクトル検出部968へ伝達するために設け られる。動きベクトル検出部968は、プロセッサアレ イ966内の各プロセッサからの歪みのうち最小の歪み を検出し、その最小の歪みを与えるプロセッサの位置を 求め、そのプロセッサの位置を動きベクトルとして決定 する。次にこの図155に示す動きベクトル検出装置の 動作について簡単に説明する。

【0027】プロセッサアレイ966において第i行、第j列に配置されたプロセッサPijは、

20 D (i, j) = $\Sigma \mid X$ (m, n) -Y (m+i, n+j)

で表される歪みD(i, j)を算出する。ここで総和 Σ は mおよび n に関して行なわれる。 mおよび n の変化範囲はテンプレートブロックのサイズにより決定される。【0028】今、図158に示すように、テンプレートブロック980として m行 n 列に配置された 画素を考える。最初のサイクルにおいてはプロセッサアレイ966における各プロセッサには参照符号982で示すサーチェリアブロック画素データが格納される。外部からは声ンプレートブロック980における第1行第1列の画素 X(1, 1)がプロセッサアレイ966内のすべてのプロセッサに共通に与えられる。アレイ966内の各プロセッサ970はそこに格納されているサーチェリアブロック(サーチウィンドウ)画素データ Y と与えられたテンプレートブロック画素データ X との差分絶対値を求めて累算する。

【0029】次のサイクルにおいては、プロセッサアレイ966においてサーチェリアブロックが図158の1行下方向へシフトされる。プロセッサアレイ966内に40 は参照符号983で示すサーチェリアブロック(サーチウィンドウ)画素データが格納される。この状態で、次いでテンプレートブロック982の次の画素データX(2,1)が与えられる。プロセッサPijにおいて確保されたサーチウィンドウ画素データは、Y(m+i,n+j+1)である。これらの画素データを用いて再び差分絶対値がとられかつ累算される。この動作がM回繰返される。

【0030】M回上述の動作を繰返すと、外部からサー チエリアの1列のサーチエリア画素データが図158に 50 示すサーチエリア入力レジスタ962を介して書込まれ る。不要となったサーチエリアの1列の画像データは放出される。これにより、新しいサーチエリア画素データがサーチエリアサイドレジスタ964aおよび964bおよびプロセッサアレイ966に格納される。この動作が各列ごとに繰返し実行される。

【0031】すなわち、図159に示すように、最初はサーチウィンドウ(サーチエリア内のすべての行を含むブロック)を用いて差分絶対値和の計算が実行される。Mサイクル完了後次のサーチウィンドウ(サーチエリア内の1列右隣のブロック)の画素データを用いて再び同 10様の計算が実行される。以降、サーチウィンドウ994、…と同様の動作が実行される。最終的にサーチエリア996のすべての画素データに対する計算が実行されると、プロセッサPijにおいては、歪みD(i,j)が求められて保持される。このプロセッサPijにおいて求められた歪みD(i,j)が動きベクトル検出部968へ伝達され、そこで最小の歪みを与える変位ベクトルが動きベクトルとして検出される。

[0032]

【発明が解決しようとする課題】動き補償付フレーム 20 (またはフィールド) 間予測符号化方式における予測画像検出方法には、いくつかの方式が提案されている。よりよい符号化効率を得るためには、複数の予測画像検出方式に従って動き検出処理を行なった後、最適な予測画像検出方式に従って動きベクトルを検出する必要がある。画面の構成単位として、フィールドを単位とする場合とフレームを単位とする場合がある。1フレームは2フィールド(偶数フィールドと奇数フィールド)で構成される。このそれぞれの場合に対し、一例として以下のような予測画像検 30 出方式がある。

【0033】(A) フィールドを単位として画素データを符号化する場合:

(a) フィールド画像をP×Q画素を単位として複数 のブロックに分割し、各ブロックごとに1つの動きベク トルを検出する(1つの予測画像を生成する)。

【0034】(b) 分割ブロックをさらに画面垂直方向に関して上下に2分割し、2分割ブロック各々に対して1つの動きベクトルを検出する。したがって、P×Q画素のブロックに対しては上半分のブロックに対する動 40きベクトルと、下半分のブロックに対する動きベクトルを検出する(2つの予測画像を生成する)。

【0035】(B) フレームを単位として画素を符号 化する場合:

(a) フレーム画像をP×Q画素のブロックを単位として複数のブロックに分割し、各ブロックに対し1つの動きベクトルを検出する(1つの予測画像を生成する)

【0036】(b) P×Q画素のブロックを同一フィールドに存在する画素、すなわち奇数フィールドに属する 50

画素と偶数フィールドに属する画素との2つの画素グループに分割し、各画素グループに対して1つの動きベクトルを検出する。したがって、P×Q画素のブロックに対して、偶数フィールドの画素グループに対する動きベクトルと奇数フィールドに属する画像グループに対する

18

動きベクトルとが検出される(2つの予測画像が生成される)。

【0037】上述の動きベクトル検出装置の構成の場合、プロセッサアレイ内の各プロセッサは動きベクトルの候補である変位ベクトル(評価点)に対応して配置される。また各プロセッサは同じテンプレートブロック画素データを受ける。したがってプロセッサはすべて同じ予測画素方式に従って歪み(評価関数値)を求めることができるだけであり、複数の予測画像検出方式に従って並列態様で複数の動きベクトルを検出することはできない。前述のプロセッサPijが算出する歪みD(i,

j)の式から明らかなように、与えられるテンプレートブロック画素データX (m, n)が決定されれば、それに応じて与えられるサーチウィンドウ画素データY (m+i, n+j)も一意的に決定されるためである。したがって符号化効率向上のために複数の予測画像検出方式を実行するためには、少なくとも複数の予測画像検出方式それぞれに対応して動きベクトル検出装置を設け、これらの動きベクトル検出装置を並列に動作させる必要があり、装置規模が増大するとともに消費電力が増大するという問題が生じる。

【0038】また上述の動きベクトル検出装置においては、プロセッサアレイ内のすべてのプロセッサに対し同じテンプレートブロック画素データが共通に与えられるため、テンプレートブロックの画素データを書込むための回路には大きな駆動力が必要とされ、このテンプレートブロック画素データ書込回路における電流消費が大きくなり、装置全体としての電力消費が大きくなるという問題も生じる。

【0039】また、上述の動きベクトル検出装置の場合、各プロセッサは動きベクトル候補となる変位ベクトル (評価点)に対応して配置される。サーチェリアが垂直方向 $+16\sim-16$ 、水平方向 $-16\sim+16$ であれば、動きベクトルの候補となる変位ベクトルの数は33×33=1089となり、プロセッサの数が非常に大きくなり、装置占有面積が大きくなるという問題が生じる。

【0040】さらに、演算の各サイクルにおいて、プロセッサアレイ内におけるデータ転送はプロセッサを介して行なわれる。このとき、プロセッサ間のデータ転送方向を決定するために3入力レジスタが用いられており、この3入力レジスタのいずれかを駆動する必要があり、データ転送時における消費電力が増大するという問題も生じる。

【0041】また、動きベクトル探索方式には、全探索

方式と階層探索方式とがある。全探索方式は、サーチェリア内のすべての変位ベクトル (評価点) に対して評価関数値 (差分絶対値和または差分二乗和等)を求め、すべの評価点の評価関数値から動きベクトルを求める方式である。階層探索方式は、その一例は特公平3-68597号公報に示されているが、以下の探索ステップを含む。サーチェリア内の評価点のうち代表評価点を決定し(評価点の間引き)、代表評価点について評価関数値を求める。代表評価点の評価関数値から最小の評価関数値を与える代表評価点を求め、最適代表評価点とする。次10いで、この最適代表評価点を中心とする所定の大きさの領域内の全ての評価点について評価関数値を求め、これらの評価関数値から最適評価点を求め、動きベクトルを決定する。

【0042】階層探索方式の場合、サーチエリア内のすべての評価点について評価関数値を求める必要がなく、装置規模を小さくすることができ、また動きベクトル検出時間を短くすることができる。しかしながら、評価点を間引いて動きベクトルの検出を行なうため、全探索方式に比べて精度が劣るという欠点がある。逆に、全探索方式は精度は階層探索方式に比べて優れているという利点がある反面、装置規模が大きくなるという欠点がある。すなわち、単位時間当たりの演算回数が一定であると仮定し、同一量のハードウエアを用いて装置を構成する場合、階層探索方式を適用すれば広いサーチエリアを対象として予測画像を求めることができるものの、精度が劣るという欠点が生じ、また全探索方式を適用した場合、サーチエリアが狭くなるものの、動きベクトルの精度が優れているという利点が得られる。

【0043】特に現在ISO(国際標準化機構)で標準 化が進められている動画像符号化方式においては現画面 画像に対し時間的に前後する画面を用いて予測を行なう ため、時間的に数画面 (フレームまたはフィールド) 離 れた位置にある画面を用いて動き検出を行なうことが必 要とされる。このような例としては、蓄積メディア符号 化技術におけるBピクチャーの動きベクトル検出があ る。蓄積メディア符号化技術においては、画像データは 蓄積メディアに格納されるため時間軸の制約がない。し たがって、Bピクチャーと呼ばれる画像データに対して は、過去の画像を用いて予測画像を検出する順方向予 測、未来の画像を用いて予測画像を検出する逆方向予 測、および前後両画面を用いて予測を行なう内挿的 (補 間的) 予測がある。このような前後画面を用いて予測を 行なう場合、速い動きに追従するためには、サーチエリ アを広くする必要がある (サーチェリアが狭ければ、画 像がサーチエリアからはみ出し、正確な動きベクトル検 出を行なうことができなくなる)。 テンプレートブロッ クを中心として水平および垂直方向とも±64~±12 8 画素の範囲をサーチエリアとして探索が行なうのがよ いとされている。このような広いサーチエリアを、装置 50 規模を増大させることなく実現するためには、上述の階 層探索方式を利用することが必要となる。

【0044】しかしながら、従来の階層探索方式を前提とする動き予測方式については、単一予測モードに従った動き検出方式に従って予測画像を検出することができるだけであり、前述のような複数の予測モードを備える動き検出方式においてどのような階層探索方式を採用するかは未だ提案されていない。

【0045】それゆえ、この発明の目的は、装置規模を 増大させることなく複数の予測モードに対応して予測画 像を検出することのできる動きベクトル検出装置を提供 することである。

【0046】この発明の他の目的は消費電流の増大および装置の複雑化をもたらすことなく複数の予測モードに従って高速に予測画像(動きベクトル)を検出することのできる動きベクトル検出装置を提供することである。

【0047】この発明のさらに他の目的は、装置規模を増大させることなく高精度で階層探索方式に従って動きベクトルを検出することのできる動きベクトル検出装置を提供することである。

【0048】この発明のさらに他の目的は、階層探索方式に従って、複数の予測モード (予測画像検出方式) 各々に対する動きベクトルを高速かつ簡易な回路構成で検出することのできる動きベクトル検出装置を提供することである。

[0049]

【課題を解決するための手段】請求項1に係る動きベクトル検出装置は、現画面画像内の動きベクトル検出対象となる所定のサイズの現画像ブロックと参照画面内の現画像ブロックに関連する領域内の複数の参照画像ブロック各々の類似度を示すとともに複数の予測モード各々に従って決定される評価関数値を各参照ブロックごとにかつ複数の予測モード並列に求めるための評価手段と、この評価手段からの各参照ブロックごとおよび各複数の予測モードそれぞれについての評価関数値を並列に受け、現画像ブロックに対する各予測モードについての動きベクトルを並列に決定する動きベクトル決定手段を備える。

【0050】請求項2に係る動きベクトル検出装置は、請求項1に係る評価手段が、現画像ブロックに含まれる画素に対応して配置され、参照画像ブロック内の対応の画素データと現画像ブロック内の対応の画素データとを一時格納する格納手段を含み、かつ格納手段に格納された画素データに評価関数の一部をなす演算を行なう複数の第1の演算手段と、これら複数の第1の演算手段の出力を複数の予測モード各々に対応して分類し、各分類ごとに第1の演算手段の出力に評価関数の残りの演算を並列態様で行なう第2の演算手段を含む。

【0051】請求項3に係る動きベクトル検出装置は、 請求項1の複数の第1の演算手段が、各々が一方方向に 沿ってのみ格納手段に格納された画素データを転送するように配置されるとともに、現画像ブロックに対応する 行および列のマトリックス状に配置される複数のプロセッサを備える。

【0052】請求項4に係る動きベクトル検出装置は、 現画面および参照画面が偶数フィールドおよび奇数フィールドを含むフレームで構成され、複数の予測モード は、奇数フィールドに含まれる画素を用いる動き予測モード(予測画像検出方式)と、偶数フィールドに含まれる画素を用いる動き予測モードと、フレームに含まれる 10 画素を用いる動き予測モードとを含む。

【0053】請求項5に係る動きベクトル検出装置では、上記現画面および参照画面の各々が1つのフィールドにより構成され、複数の予測モードが、現画像ブロックの垂直方向に2等分して得られる上半分のブロックに含まれる画素を用いる動き予測モードと、これら上半分および下半分のブロック両者に含まれる画素を用いる動き予測モードを含む。

【0054】請求項6に係る動きベクトル検出装置は、 請求項1ないし5のいずれかの動きベクトル検出装置に おける第2の演算手段が、現画像ブロックをフレーム画 面構成時において垂直方向の上下2ブロックに分割し、 かつ偶数フィールドの画素を含む偶数フィールドブロッ クおよび奇数フィールドに含まれる画素を含む奇数フィ ールドブロックの4ブロックに分割し、これら4分割ブ ロックそれぞれに対して対応の第1の演算手段の出力を 並列に受け、予測モード指定信号に従って、4分割ブロ ックの構成を変更して3分類を実現する切換手段を含 む。この切換手段が実現する3分類は、フレームに含ま 30 れる画素を用いるフレーム予測モード、奇数フィールド に含まれる画素を用いる奇数フィールド予測モード、お よび偶数フィールドに含まれる画素を用いる偶数フィー ルド予測、または画面がフィールドを単位として構成さ れ、このフィールド内の画素を用いて動き予測を行なう フィールド予測モード、現画像ブロック内の上半分に含 まれる画素を用いる上半分予測モードおよび現画像ブロ ックの下半分のブロックに含まれる画素を用いる下半分 予測モードのいずれかである。

【0055】請求項7に係る動きベクトル検出装置は、 画面の形式を指定する形式指定信号に応答して、入力画 像データの画面形式をこの形成指定信号が指定する形式 に設定して評価手段へ与える入力設定手段をさらに含 む。

【0056】請求項8に係る動きベクトル検出装置は、 請求項1ないし7のいずれかの動きベクトル検出装置に おける複数の第1の演算手段が、実質的に1次元アレイ を構成するように配置され、入力した現画像データを一 方方向に沿って伝達する複数のプロセッサと、これら複 数のプロセッサの所定数ごとに配置され、入力部または 50 前段プロセッサから与えられる参照画像ブロック画素データを格納するとともにその格納画素データを格納した順に出力するその有効格納画素数が変更可能なバッファ手段を備える。

22

【0057】請求項9に係る動きベクトル検出装置は、請求項1ないし8のいずれかに記載の動きベクトル検出装置がさらに、現画像画素ブロックに関連する領域内の所定の条件を満足する代表評価点に対応する参照画像ブロックに対して複数の予測モードに従って評価関数値を複数の予測モードそれぞれに対して並列に求める第3の演算手段と、この第3の演算手段の出力に基づいて第1の演算手段が演算すべき参照画像ブロックの領域を各予測モードに対して指定する領域指定手段をさらに備える。第1の演算手段は、この領域指定手段により指定された領域に対応して配置され、領域指定された参照画像ブロック領域内において複数の予測モードに従って評価関数値を並列に求める。

【0058】請求項10に係る動きベクトル検出装置は、請求項9における動きベクトル検出装置において、 領域指定手段が複数の予測モードそれぞれ別々に参照画 像ブロック領域を指定する。

【0059】請求項11に係る動きベクトル検出装置は、請求項9の領域指定手段が、複数の予測モードに対し1つの参照画像領域を指定する。

【0060】請求項12に係る動きベクトル検出装置は、請求項9における領域指定手段が、複数の予測モードに対し共通に1つの参照画像ブロック領域を設定しかつ第1の演算手段に対し1つの予測モードのみに従って評価関数値を算出する演算動作のみをイネーブルする。

【0061】請求項13に係る動きベクトル検出装置 は、動きベクトル検出対象となる現フレーム画像ブロッ クの各画素に対応して配置される複数のプロセッサを含 み、現フレーム画像ブロックの画素データと、対応の参 照画像ブロックの画素データとを入力し、入力した両ブ ロックの対応の画素データに対し所定の演算を行なう演 算手段と、この演算手段の出力を偶数フィールド内の画 素に対する演算結果と、奇数フィールド内の画素に対す る演算結果とに分類し、各分類ごとに演算手段の出力を 加算して総和を求める総和手段と、この総和手段の出力 に従って、各分類に対する動きベクトルを並列熊様で設 40 定する動きベクトル決定手段を備える。これにより、奇 数フィールド画素を用いた奇数フィールド予測モードに 従う動きベクトル、偶数フィールド画素を用いる偶数フ ィールド予測モード、およびフレーム画素を用いるフレ ーム予測モードそれぞれに従う動きベクトルを並列に決 定する。

【0062】請求項14に係る動きベクトル検出装置は、動きベクトル検出対象となる現フィールド画像ブロック内の各画素に対応して配置される複数のプロセッサを含み、この現フィールド画像ブロック内の画素データ

【0066】請求項16に係る動きベクトル検出装置 は、参照画像データの入力順序と出力順序とを異ならせ る手段を含み、入力参照画面画像データを一時的に格納

するバッファ手段と、このバッファ手段から読出された 参照画像データと現画面画像データとから動きベクトル

24

検出対象となる現画像ブロックの動きベクトルを算出す る手段を備える。 【0067】請求項17に係る動きベクトル検出装置 は、動きベクトル検出対象となる現画像ブロックの画素 に対応して配置され、各々が対応の現画像ブロックの画 素データとこの現画像ブロックに関連する参照画面画像 内の参照画像ブロックの対応の画素データとを格納する 格納手段と、この格納手段に格納されたデータを一方方 向のみに沿って伝達するとともに格納手段に格納された 画素データに所定の演算処理を行なう演算手段とを各々 が含む複数のプロセッサと、これら複数のプロセッサの

所定数ごとに配置され、入力部または前段のプロセッサ から伝達された参照画像ブロック画素データを一時的に 格納しかつ順次格納画素データを格納順に次段のプロセ

ッサへ伝達するその有効格納画素数が変更可能なバッフ ア手段と、複数のプロセッサ手段の演算結果出力から現 画像ブロックの動きベクトルを決定する動きベクトル決

定手段を備える。

【0068】請求項18に係る動きベクトル検出装置 は、動きベクトル検出対象となる現画面ブロックとこの 現画像ブロックに関連する参照画面内の探索領域のすべ ての評価点のうち代表評価点に対応する参照画像ブロッ クとのブロックマッチング処理を複数の予測モードに従 って行ない、複数の予測モード各々に対して最もよい相 関度を示す最適代表評価点を並列に求める第1の算出手 段と、この第1の算出手段からの複数の予測モード各々 に対する最適代表評価点に従って、各最適代表評価点が 示す評価点を中心とする所定の大きさの参照画面内の領 域内に含まれる評価点すべてに対し現画像ブロックと参 照画像ブロックとのブロックマッチング処理を行ない、 複数の予測モード各々に対する動きベクトルを算出する 第2の算出手段と、この第2の算出手段の出力に従っ て、複数の予測モードのうちの最適予測モードの決定お よびそれに対応する最適ベクトルを動きベクトルと決定 する手段を含む。

【0069】請求項19に係る動きベクトル検出装置 は、動きベクトル検出対象となる現画像ブロックとこの 現画像ブロックに関連する参照画面内の所定の大きさを 有する探索領域内のすべての評価点のうちの代表評価点 に対応する参照画像ブロックとのブロックマッチング処 理を複数の予測モードに従って並列態様で実行し、これ ら複数の予測モード各々に対する最もよい類似度を示す 最適代表評価点を求める第1の算出手段と、複数の予測 モード各々に対応して設けられ、第1の算出手段からの 50 対応の予測モード各々に対する最適代表評価点に従っ

と対応の参照画像ブロック内の画素データとを入力し、 入力した両プロックの対応の画案データに対し所定の演 算を行なう演算手段と、この演算手段の出力を、現画像 ブロックの垂直方向上半分のブロックの画素に対する演 算結果と、現画像ブロック垂直方向下半分のブロックの 画素に対する演算結果と、現画像ブロック画素に対する 演算結果とに分類し、各分類ごとに演算手段の出力を加 算して総和を求める総和手段と、この総和手段の出力に 従って各分類ごとに動きベクトルを並列態様で決定する 動きベクトル決定手段を備える。これにより現フィール 10 ド画像ブロックの上半分のブロックの画素を用いる上半 分ブロック予測モード、現画像ブロックの下半分のブロ ックの画素を用いる下半分ブロック予測モードおよび現 画像ブロックの画素を用いるフィールド予測モードそれ ぞれに従う動きベクトルを並列に決定する。

【0063】請求項15に係る動きベクトル検出装置 は、現画面画像の動きベクトル検出対象となる現画像ブ ロックの各画素に対応して配置される複数のプロセッサ を含みかつこの現画像ブロックの各画素データと参照画 面画像内とこの現画面画像ブロックに関連する領域内の 20 参照画像ブロックとを入力し、入力した両ブロックの対 応の画素データに対し所定の演算を行なう演算手段を含 む。複数のプロセッサは、画面がフレームで構成される と仮定して、この現画像ブロックの画面上垂直方向の上 半分ブロックの画素に対応しかつ奇数フィールドの画素 に対応する第1のプロセッサ群と、この上半分のブロッ クの画素に対応しかつ偶数フィールドの画素に対応して 配置される第2のプロセッサ群と、現画像ブロックの画 面垂直方向の下半分の画素に対応しかつ奇数フィールド の画素に対応して配置される第3のプロセッサ群と、下 30 半分の画素に対応しかつ偶数フィールドの画素に対応し て配置される第4のプロセッサ群とを含む。

【0064】請求項15に係る動きベクトル検出装置は さらに、モード指定信号に応答して、この演算手段の出 力を3つの類に分類する分類手段を含む。この分類手段 は、第1および第2のプロセッサ群を組合わせかつ第3 および第4のプロセッサ群の出力を組合わせて2つの類 を生成する第1の組合わせ手段と、第1および第3のプ ロセッサ群を組合わせかつ第2および第4のプロセッサ 群の出力を組合わせる第2の組合わせ手段と、モード指 40 定信号に応答してこれら第1および第2の組合わせ手段 の一方の出力を選択して出力する手段を含む。

【0065】請求項15に係る動きベクトル検出装置は さらに、この分類手段の出力を各類ごとに加算し、かつ 総和して各分類に対する評価関数値および現画像ブロッ ク全体に対する評価関数値を並列態様で生成する評価値 生成手段と、この評価値生成手段の出力に従って、現画 像ブロックの動きベクトルを各分類および現画像ブロッ クに対して並列態様で決定する動きベクトル決定手段を 備える。

て、対応の最適代表評価点を含む探索領域内の所定の大きさの領域に含まれる評価点すべてに対し対応の予測モードに従って現画像ブロックと参照画像ブロックとのブロックマッチングを行ない、対応の予測モードに対する最適ベクトルおよび最適評価関数値を算出する第2の算出手段と、この第2の算出手段の出力に従って、最適ベクトルのうちから前記現画像ブロックに対する動きベクトルを決定する動きベクトル決定手段を含む。

【0070】請求項20に係る動きベクトル検出装置 は、動きベクトル検出対象となる現画像ブロックとこの 10 現画像ブロックに関連する参照画面内の所定の大きさの 探索領域内のすべての評価点のうちの代表評価点に対応 する参照画像ブロックとのブロックマッチング処理を複 数の予測モードに従って並列態様で実行し、これら複数 の予測モード各々に対し、最もよい相関度を示す最適代 表評価点を求める第1の算出手段と、この第1の算出手 段の出力に従って複数の予測モードそれぞれに対する最 適代表評価点のうち最も高い類似度を示す第1の最適評 価点を決定する第1の最適評価点決定手段と、この第1 の最適評価点決定手段からの最適ベクトルに従ってこの 20 最適ベクトルが示す評価点を含む探索領域内の所定のサ イズの領域内のすべての評価点に対し複数の予測モード それぞれに従って変位ベクトルを求め、これらの求めた 変位ベクトルから最適変位ベクトルを各予測モードに対 して求める第2の算出手段と、この第2の算出手段から の最適変位ベクトルを受け、最も高い相関度を示す最適 変位ベクトルを現画像ブロックの動きベクトルと決定す る動きベクトル決定手段を含む。

【0071】請求項21に係る動きベクトル検出装置 は、動きベクトル検出対象となる現画像ブロックとこの 30 現画像ブロックに関連する参照画面内の所定の大きさの 探索領域のすべての評価点のうちの代表評価点に対応す る参照画像ブロックとのブロックマッチング処理を複数 の予測モードに従って並列態様で実行し、複数の予測モ ード各々に対する最もよい相関度を示す最適代表評価点 を求める第1の算出手段と、この第1の算出手段の出力 に従って最も高い相関度を示す最適予測モードおよび対 応の最適代表評価点を決定する第1の決定手段と、この 第1の決定手段からの最適予測モードおよび最適代表評 価点に従って、この最適評価点を含む探索領域内の所定 40 の領域内のすべての評価点に対し最適予測モードに従っ てブロックマッチング処理を行ない、各参照画像ブロッ クに対する評価関数値を求める第2の算出手段と、この 第2の算出手段からの評価関数値に従って前記現画像ブ ロックに対する動きベクトルを決定する動きベクトル決 定手段を含む。

【0072】請求項22に係る動きベクトル検出装置は、現画面画像のQ行P列の画素からなる現画面プロックの各画素に対応して行列状に配置されるプロセッサと、P列の各列に対応して配置され、各々がR個の参照 50

画面画像画素データを格納するデータ格納手段とを有するプロセッサアレイを含む。プロセッサとデータ格納手段とは1次元的に一方向に沿って参照画面画像画素データを転送するように相互接続される。プロセッサの各々は、対応の現画面画像画素データを格納する第1のレジスタと、与えられた参照画面画像画素データを格納する第2のレジスタ手段と、この第1および第2のレジスタ手段の格納する画素データに所定の演算処理を施して各プロセッサに格納された参照画面ブロックと現画面ブロックの類似度を示す評価関数値の成分を出力する演算手段を含む。

【0073】請求項22に係るベクトル検出装置は、さ らに、1サイクル当たり1画素データの速度で、参照画 面画像画素データをプロセッサアレイへ与えるデータ印 加手段と、プロセッサアレイから出力される評価関数値 成分を総和して1サイクル当たり1評価関数値を生成す る評価値生成手段と、この評価値生成手段から所定数の サイクルにわたって与えられる評価値に従って現画面ブ ロックの動きベクトルを検出する動きベクトル決定手段 と、所定数サイクルをA・(P・(Q+R)) サイクル に設定する手段を備える。Aは、任意の自然数である。 請求項23に係るベクトル検出装置は、各々が、Q行P 列の画素を含みかつ異なる現画面画像ブロックに対応し て配置されるA個のプロセッサアレイを含む。A個のプ ロセッサアレイの各々は、対応の現画面ブロックの各画 素に対応して行列状に配置されるプロセッサと、プロセ ッサの各列に対応して配置され、各々がR個の参照画面 画像画素データを格納するデータ格納手段とを有する。 プロセッサとデータ格納手段とは1次元的に一方方向に 沿って参照画面画像画素データを転送するように相互接 続される。プロセッサの各々は、対応の現画面ブロック の画素データを格納する第1のレジスタ手段と、与えら れた参照画面画像画素データを格納する第2のレジスタ 手段と、これら第1および第2のレジスタ手段に格納さ れた画素データに所定の演算処理を施して対応の現画面 ブロックと与えられた参照画面画像ブロックとの類似度 を示す評価関数値の成分を出力する演算手段とを含む。 【0074】請求項23に係るベクトル検出装置はさら に、A個のプロセッサアレイ各々に対応して設けられ、 各々が対応のプロセッサの出力する評価関数値成分から 評価関数値を生成するA個の評価値生成手段と、A個の 評価値生成手段対応して設けられ、対応の評価値生成手 段のA・P (Q+R) サイクルにわたって与えられる評 価関数値に従ってそれぞれ動きベクトルを決定するA個 の動きベクトル決定手段と、A個のプロセッサアレイの 現画面ブロック画素データ全体をA・P (Q+R) サイ クルごとに順次更新する手段とを備える。請求項24に 係るベクトル検出装置は、Q行P列の画素に含む現画面 ブロックの各画素に対応して行列状に配置される複数の

プロセッサを含む。複数のプロセッサの各々は、対応の

現画面画像画素データを格納する第1のレジスタ手段と、与えられた参照画面ブロック画像画素データを格納する第2のレジスタ手段と、これら第1および第2のレジスタ手段の格納する画素データに所定の演算処理を施して参照画面ブロックと現画面ブロックとの類似度を示す評価値成分を出力する演算手段とを備える。

【0075】請求項24に係るベクトル検出装置は、さ らに、プロセッサの各列に対応して配置され、各々がR 個の参照画面画像画素データを格納するデータ格納手段 を含む。プロセッサアレイは各々が (P/b)・ (Q/ 10 c) の画素に対応する複数のサブブロックに分割され、 これらサブブロックは行列状に配置される。同じ列に配 置されたサブブロックに対しては同じ参照画面ブロック の画素データが与えられ、また各列において、1つのサ ブブロックはプロセッサとデータバッファが1次元的に 参照画面ブロック画素データを転送するように相互接続 され、同じ列における残りのサブブロックは各列が一方 方向にのみ沿って参照画面ブロック画素データを転送す るようにプロセッサが接続され、同じ列に配置されたサ ブブロックはデータバッファを共有し、各サブブロック はデータ格納手段を介して参照画面画像画素データを入 力する。

【0076】請求項24に係るベクトル検出装置は、さ らに、サブブロック各々から (P/b)・ { (Q/c) +R】・b・cサイクルにわたって与えられる評価関数 値成分を各サイクルごとに加算して評価関数値をそれぞ れ生成し、かつ生成した評価関数値に従って対応のサブ ブロックそれぞれについて動きベクトルを決定する手段 と、複数のサブブロック各々に互いに異なる現画面ブロ ックの画素データを格納するとともに、(P/b)・ {(Q/c)+R} b・cサイクルごとに現画面ブロッ クを順次更新する手段を備える。請求項25に係るベク トル検出装置は、現画面ブロックの画素に対応して行列 状に配置される複数のプロセッサと、各プロセッサの列 に対応して配置される参照画面画像画素データを格納す るデータ格納手段とを含む。このプロセッサの各々は、 第1の現画面ブロックの画素データを格納する第1のレ ジスタと、第2の現画面ブロックの対応の画素データを 格納する第2のレジスタ手段と、与えられた参照画面ブ ロックの画素データを格納する第3のレジスタ手段と、 第1および第2のレジスタ手段の出力の一方の選択する 選択手段と、選択手段が出力する画素データと第3のレ ジスタ手段に格納された画素データとに所定の演算処理 を施して評価関数値成分を生成する演算手段を含む。

【0077】請求項25に係るベクトル検出装置は、さらに、このプロセッサアレイから出力される評価関数値 成分に従って評価関数値を生成する評価値生成手段と、この評価値生成手段から与えられる評価関数値に従って 動きベクトルを決定する動きベクトル決定手段と、第1 および第2の現画面ブロックの一方についての動きベク 50

28

トル検出サイクルの間に他方の現画面ブロック画素デー タを格納するレジスタを別の現画面ブロックの画素デー タで更新する手段と、動きベクトル検出サイクルごとに 選択手段の選択するレジスタを切換える手段とを備え る。請求項26に係るベクトル検出装置は、現画面内の 動きベクトル検出対象となる所定のサイズの現画像ブロ ックと最小画面内の現画像ブロックに関連する領域内の 複数の参照画像ブロック各々との類似度を示す評価関数 値を生成する評価値生成手段と、この評価値生成手段か ら与えられる評価関数値に従って現画像ブロックの動き ベクトルを決定する決定手段を含む。この決定手段は、 評価関数値が同じとき、参照画面ブロックの現画面ブロ ックについてのベクトル (H, V) に従って (i) | H | + | V | の小さいほうの参照画像ブロックのベクトル を動きベクトル候補として選択する第1の選択手段と、 (ii) $|H| + (-V + \alpha)$ の小さいほう参照画像ブロ ックのベクトルを動きベクトルの候補として選択する第 2の選択手段と、(iii) $|H|+(V+\alpha)$ の小さい ほうの参照画像ブロックのベクトルを動きベクトルの候 補として選択する第3の選択手段と、動作モード指定信 号に応答して、第1ないし第3の選択手段のいずれか1 つを活性状態とする手段を備える。ここで、αはΥ方向 の参照画面内の現画像ブロックに関連する領域の範囲に 応じて決定される定数である。

【0078】請求項27に係るベクトル検出装置は、現 画面画像所定のサイズの現画面ブロックとこの現画面ブ ロックに関連する参照画面内の所定領域に含まれる複数 の参照画面ブロックのそれぞれとを複数の予測モードそ れぞれに従ってブロックマッチング処理を施して整数精 30 度での動きベクトルを複数の予測モード各々について決 定する整数精度ベクトル決定手段と、この整数精度ベク トル決定手段からの現画面ブロック画素データとこの整 数精度ベクトル決定手段により決定された複数の予測モ ード各々の動きベクトルで示される複数の参照画面ブロ ックそれぞれの画素データを格納する格納手段と、この 格納手段に格納された現画面ブロック画素データと複数 の参照画面ブロック各々とを分数精度でブロックマッチ ング処理を行なって複数の予測モード各々の分数精度で の動きベクトルを決定する分数制度ベクトル決定手段と を備える。請求項28に係るベクトル検出装置は、現画 面の所定のサイズの現画面ブロックと、所定のサイズの 探索領域内の複数の参照画面画像に対応する複数の参照 画面ブロック各々との類似度を示す評価関数値を求める 評価値算出手段と、探索領域の有効領域を設定する設定 手段と、この設定手段により設定された有効領域に含ま れる参照画面ブロックに対する、評価値算出手段の評価 関数値に従って現画面ブロックの動きベクトルを決定す る手段とを備える。

[0079]

【作用】請求項1に係る発明においては、評価手段が複

数の予測モード (予測画像検出方式) 各々に対応する評価関数値を並列に算出し、動きベクトル決定手段がこの評価手段の出力に従って各予測モードに対する動きベクトルを決定しており、複数の予測モードに対応して動きベクトルを高速かつ装置規模を増大させることなく検出することができる。

【0080】請求項2に係る発明においては、評価手段が現画像プロックの画素に対応して配置されたプロセッサを有し、これらのプロセッサが対応の現画像プロックの画素と対応の参照画像ブロックの対応の画素との演算 10を行なって評価関数値成分を出力しているので、複数の予測モードに共通の演算を同じ回路構成を用いて実行することができ、装置規模を低減することができる。

【0081】請求項3に係る発明においては、第1の演算手段が一方方向に沿ってのみ画素データを転送することが要求されるだけであり、画素データ転送時の電流消費を低減することができる。

【0082】請求項4に係る発明においては、複数の予測モードが奇数フィールド予測モード、偶数フィールド予測モードを含んでおり、こ 20れらの複数の予測モード各々に対応して動きベクトルを高速で検出することができる。

【0083】請求項5に係る発明においては、複数の予測モードが、上半分ブロック予測モード、下半分ブロック予測モード、下半分ブロック予測モード、およびフィールド予測モードを含んでおり、画面形式がフィールド画面の場合、これら複数の予測モードに対応して高速に動きベクトルを検出することができる。

【0084】請求項6に係る発明においては、分類手段により第1の演算手段の出力が分類され、かつ切換手段 30によりこの分類の構成を変更しているため、任意の予測モードに容易にかつ柔軟に対応することができる。

【0085】請求項7に係る発明においては、画面形式 指定信号に従って入力画像データの画面形式を設定して 評価手段へ与えているため、任意の画面形式の画像デー タに対しても所望の予測モードに従って動きベクトルを 検出することができる。

【0086】請求項8に係る発明においては、プロセッサ間に配置されたバッファ手段の有効格納画素数が変更可能なため、動きベクトル探索範囲となるサーチエリア 40の大きさを容易に変更することができる。

【0087】請求項9に係る発明においては、第3の演算手段はサーチエリアの評価点を間引いて評価関数値の算出を行なって最適代表評価点を複数の予測モードそれぞれに対して求め、第1の演算手段の動きベクトル検索範囲を決定し、第1の演算手段は決定されたサーチエリア内で全評価点を用いて評価関数値を求めているため、すべての評価点に対し評価関数値を求める必要がなく、装置規模を増大させることなく高速で複数の予測モードに従って動きベクトルを検出することができる。

30

【0088】請求項10に係る発明においては、第1の 演算手段の評価関数値の演算領域が複数の所定モード各 々に対応して領域設定手段により決定され、第1の演算 手段は決定された演算領域内で複数の予測モードに従っ て評価関数値を算出しており、装置規模を増大させるこ となく高速で複数の予測モードに従って最適な動きベク トルを決定することができる。

【0089】請求項11に係る発明においては、第1の 演算手段は領域設定手段により1つの演算領域内で複数 の予測モードに従って評価関数値を算出しているので、 装置規模をさらに低減して複数の予測モードに従って最 適な動きベクトルを検出することができる。

【0090】請求項12に係る発明においては、領域設定手段により、複数の予測モードのうちの最適予測モードおよび演算領域が決定され、第1の演算手段はこの最適予測モードに従って演算領域内の評価点に対する評価関数値を算出し、この算出結果に従って動きベクトルを検出しているため、装置規模をさらに低減することができるとともに、広い範囲のサーチエリアに対して高速でかつ高精度で動きベクトルを決定することができる。

【0091】請求項13に係る発明においては、プロセッサが現画像ブロックの画素に対応して配置されており、プロセッサ出力を複数の予測モードに従って容易に分類することができる。したがって、複数の予測モード(偶数フィールド予測モード、奇数フィールド予測モードおよびフレーム予測モード)に従う評価関数値の算出を並列態様で実行することができ、装置規模を増大させることなく高速で動きベクトルを検出するすることができる。

【0092】請求項14に係る発明においては、プロセッサが現画像ブロックの画素に対応して配置されており、プロセッサの出力を複数の予測モードに従って容易に分類することができる。したがって、複数の予測モード(上半分ブロック予測モード、下半分ブロック予測モード、およびフィールド予測モード)に従って評価関数値を並列に算出することができ、装置規模を増大させることなく高速で動きベクトルを容易に検出することができる。

【0093】請求項15に係る発明においては、プロセッサが現画像ブロックの画素に対応して配置されており、プロセッサの出力を複数の予測モードに従って容易に分類することができる。また、分類手段がのプロセッサの出力を4つの属性にしたがって分類し、この4分類を構成を切換えて3分類に変更しているため、異なる予測モードに対しても装置構成を何ら変更することなく対応することができ、汎用性の高い動きベクトル検出装置を実現することができる。

【0094】請求項16に係る発明においては、バッファ手段が入力画像データの入出力順序を変更して評価手 50 段へ与えているため、さまざまな画面構成の入力画像デ

ータに対しても所定の複数の予測モードに従って動きベクトルを何ら装置構成を変更することなく検出することができる。

【0095】請求項17に係る発明においては、プロセッサ間に配置されたバッファ手段の有効格納画素数は変更可能であるため、動きベクトルのサーチエリアの大きさを容易に変更することができる。

【0096】請求項18に係る発明においては、第1および第2の算出手段により階層探索方式に従ってかつ複数の予測モードに従って各予測モードに対する動きベクトルを検出し、次いでベクトル決定手段によりこれら複数の予測モードに対応する動きベクトルから最適動きベクトルを決定しているため、装置規模を増大させることなく効率的に動きベクトルを検出することができる。

【0097】請求項19に係る発明においては、第1の 算出手段により評価点を間引いて最適評価点候補を決定 し、次いで第2の算出手段により複数の予測モードそれ ぞれに対して最適ベクトルを算出し、最終的に動きベク トルを決定しているため、装置規模を何ら増大させるこ となく高速で動きベクトルを検出することができる。

【0098】請求項20に係る発明においては、第1の 算出手段により動きベクトルサーチエリア内の評価点を 間引いて評価関数値の演算を実行して最適評価点の候補 を算出し、この最適評価点候補に従って第2の算出手段 により複数の予測モードに従って評価関数値をその周辺 領域に含まれる評価点に対して算出し、この算出結果に 従って動きベクトルを検出しているため、第2の算出手 段の評価点探索領域を複数の予測モードに対して共通と することができ、装置規模を増大させることなく高速で 動きベクトルを検出することができる。

【0099】請求項21に係る発明においては、第1の 算出手段により評価点を間引いて複数の予測モードに従って評価関数値を求め、この第1の算出手段の出力に従って最適予測モードおよび対応の最適評価点を求め、この最適予測モードおよび最適評価点に従って最適評価点 近傍領域の評価点全てを用いて評価関数値を求め、これらの評価関数値から動きベクトルを最終的に決定しているため、第2の算出手段の規模を何ら増大させることなく複数の予測モードに従って動きベクトルを高速で検出することができる。請求項22に係る動きベクトル検出 装置においては、所定サイクルA・(P・(Q+R))の係数Aを変更することにより、動きベクトル探索範囲を変更することができ、複数の探索範囲に容易に対応することのできる動きベクトル検出装置が得られる。

【0100】請求項23に係る動きベクトル検出装置に おいて、A個のプロセッサアレイに異なる現画面ブロッ クの画素データが格納され、A・P(Q+R)サイクル の処理単位サイクルごとに順次プロセッサアレイの格納 する現画面ブロックの画素データが全体として更新さ れ、かつ各プロセッサアレイには同じ参照画面ブロック 50

画素データが与えられており、パイプライン的にA個のプロセッサアレイにおいて動きベクトルを決定することができ、高速かつ効率的に動きベクトルを検出する装置が得られる。請求項24に係る動きベクトル検出装置においては、複数のサブブロック各々が異なる現画面ブロックに対応して配置されて、各サブブロックが現画面ブロックの動きベクトルを検出し、同じ列のサブブロックへは同じ参照画面ブロックの画素データを与えかつ処理単位サイクルごとに順次サブブロックの現画面ブロック

32

の画素データを更新しているため、大きな現画面ブロックを複数のサブブロックに分割して各サブブロックについてパイプライン的に動きベクトルを効率的に検出する

ことができる。

【0101】請求項25に係る動きベクトル検出装置においては、プロセッサの第1および第2のレジスタ手段の画素データが処理単位サイクルごとに更新されかつ選択手段によりこれらの第1および第2のレジスタ手段が切換えられており、パイプライン的に現画面画像の各ブロックに対する動きベクトルを順次検出することができる。請求項26に係る動きベクトル検出装置においては、動作モードに応じて第1ないし第3の選択手段それぞれの探索範囲の中央部、中央部下端部および中央部上端に近いベクトルのいずれかを動きベクトル候補として選択しており、この動きベクトル検出装置は単体、および複数で用いる構成に応じて最適な動きベクトル候補を、選択することができ、様々なシステム構成に容易に対応することのできる動きベクトル検出装置を実現することができる。

【0102】請求項27に係る動きベクトル検出装置に 30 おいては、整数精度ベクトル決定手段による複数の予測 モード各々の動きベクトルに従ってさらに分数精度での 動きベクトルを各予測モードについて検出しており、高 精度の動きベクトルを複数の予測モードそれぞれに対し て検出することができる。請求項28に係る動きベクト ル検出装置においては、探索領域の有効領域が設定さ れ、その有効領域内の参照場面ブロックについての評価 関数値に従って動きベクトルが検出されており、たとえ ば現画面端に位置する現画面ブロックに対して必要な参 照画面ブロックについての評価関数値のみを用いて動き ベクトルを検出することができ、正確な動きベクトルを 検出することができる。また、処理用途に応じて各現画 面ブロックについて探索範囲を制限することができ、処 理用途に応じた探索範囲を各現画面ブロックについて設 定することのできる汎用性の高い動きベクトル検出装置 を実現することができる。

[0103]

【実施例】

[全探索方式の動きベクトル検出装置] 図1はこの発明の一実施例である動きベクトル検出装置の全体の構成を 概略的に示すブロック図である。図1においては、フレ ームを単位として画素を符号化する場合の構成が示される。

【0104】図1において、動きベクトル検出装置は、 サーチエリア内の所定の領域に含まれるサーチウィンド ウ (サーチウィンドウについて後に説明する) 画素デー タYとテンプレートブロック画素データXとを受け、受 けたデータXおよびYをそれぞれ所定のタイミングで出 力する入力部2と、入力部2から与えられたデータXお よびYに基づいて、1つのテンプレートブロックに対す る変位ベクトルについての3つの評価関数値 (差分絶対 10 値和)を算出する演算部1と、演算部1で求められた3 つの評価関数値 $\Sigma \mid a - b \mid$ 、 $\Sigma_o \mid a - b \mid$ および Σ 。 | a − b | を受け、それぞれの評価関数値について最 小の評価関数値を求め、それぞれの最小評価関数値に対 応する変位ベクトルを動きベクトルと決定する比較部3 を含む。ここで $\Sigma \mid a - b \mid$ は、現画像ブロック(テン プレートブロック) の全画素を用いて評価関数値を求め るフレーム予測モードの評価関数値に対応する。 a およ びbはテンプレートブロック画素データおよび参照画像 ブロック (サーチウィンドウブロック) の対応の画素デ -夕を示す。Σ。|a-b|は奇数フィールドに含まれ る画素を用いて予測画像を検出する奇数フィールド予測 モードに従う評価関数値に対応する。 Σ。 | a - b | は、偶数フィールドに含まれる画素を用いて予測画像を 検出する偶数フィールド予測モードに従って算出された 評価関数値を表わす。

【0105】比較部3からそれぞれの予測モードに従って決定された動きベクトル、すなわちフレーム予測モードに従って決定されたブロック動きベクトルVb、奇数フィールド予測モードに従って決定された奇数フィール 30ドブロック動きベクトルVo、偶数フィールド予測モードに従って決定された偶数フィールドブロック動きベクトルVeが並列に出力される。

【0107】プロセッサアレイ10に含まれる要素プロセッサは、互いに異なるテンプレートブロック画素データを格納し、このテンプレートブロックに関連するサーチエリア内の参照画像ブロックの画素データが要素プロセッサを介して一方方向に沿って順次伝達される。プロセッサアレイ内の要素プロセッサでは、テンプレートブロックの画素データと1つの参照画像ブロック(以下、

34

サーチウィンドウブロックと称す)の画素データとの演算が実行される。要素プロセッサの出力は並列に出力される。したがって、各要素プロセッサは、1つのテンプレートブロックと1つのサーチウィンドウブロックとの相関度を示す評価関数値の成分を算出する。プロセッサアレイ10においては、テンプレートブロック画素データはこのテンプレートブロックについての動きベクトルを求めるサイクル中、常時格納されている。サーチウィンドウブロック画素データは、1演算サイクル(評価関数算出サイクル)ごとにこのプロセッサアレイ10内の要素プロセッサ間を1画素分シフトされる。

【0108】要素プロセッサはテンプレートブロックの 各画素に対応して配置される。奇数フィールド予測モー ドおよび偶数フィールド予測モードでは、それぞれテン プレートブロック (およびサーチウィンドウブロック) の奇数フィールドに属する画素および偶数フィールドに 属する画素を用いて評価関数値を算出する。フレーム は、偶数フィールドと奇数フィールドとを含んでおり、 画面上1水平走査線ごとに奇数フィールド画素と偶数フ ィールド画素とが交互に配置される。したがって、要素 プロセッサの出力も、偶数フィールド画素に対応して配 置される要素プロセッサの出力は偶数フィールド予測モ ードに従う評価関数値の成分を表わし、奇数フィールド 画素に対応して配置される要素プロセッサの出力は奇数 フィールド予測モードに従う評価関数値の成分を表わ す。したがってこれらの要素プロセッサの出力をそのプ ロセッサアレイ内の配置位置に応じて分類することによ り、複数の予測モードそれぞれに対応する評価関数値を 算出することができる。フレーム予測モードの場合には 偶数フィールドおよび奇数フィールドの評価関数値を単 に加算すれば得られる。次に、図1に示す演算部の具体 的構成について説明する。

【0110】図3は、図1に示すプロセッサアレイに含まれる要素プロセッサの構成を概略的に示す図である。図3において、要素プロセッサPEは、テンプレートブロック画素データXを格納するための縦続接続されたM個のデータレジスタ25-1~25-Mを含む。データレジスタ25-1~25-Mには、互いに異なるテンプレートプロック画素データが格納される。要素プロセッサPEは、また、サーチウィンドウ画素データを格納するためのN段の縦続接続されたデータレジスタ26-1~26-Nを含む。NはMの整数倍(n倍)である。ま

た図 2 に示すテンプレートブロック 2 0 の行の数 Q は、データレジスタ 2 5 - 1 \sim 2 5 - M の段数 M の整数 M (m倍) である。

【0111】要素プロセッサPEにおいては、M個のデータレジスタ25-1~25-Mに格納されたテンプレートブロック画素データを用いて所定の演算(たとえば差分絶対値演算)が実行される。この演算の場合、サーチウィンドウ画素データ格納用のデータレジスタ26-1~2-6Nがテンプレートブロック画素データ格納用データレジスタ25-1~25-Mと1対1に対応し(N=M)、各対応のレジスタの格納データを利用して所定の演算が実行されてもよい。別の組合わせが用いられてもよい。

【O112】要素プロセッサPEは、M個のテンプレー トブロック画素データ(以下、単にテンプレートデータ と称す) に関する演算を実行する。要素プロセッサPE における演算手段(図3には示さず)は、このM個のデ ータレジスタ25-1~25-Mに対して多重化態様で 利用される。したがって、この場合には、演算手段は要 素プロセッサPE1つについて1つのみ設けられる。要 20 素プロセッサPE内にテンプレートデータ格納用のデー タレジスタを複数個設けることにより要素プロセッサの 数を低減する。また、複数のテンプレートデータ格納用 レジスタの出力を多重化態様で選択して演算手段へ与え て演算を実行することにより、サーチウィンドウブロッ ク画素データ(以下、サーチウィンドウデータと称す) の転送周期内において複数回演算を行なうことにより、 1つの要素プロセッサPEから評価関数値の複数の成分 が多重化態様で出力されるため、プロセッサアレイ10 の要素プロセッサの出力を加算する総和部の構成を小さ 30 くすることができる(総和部に対する入力信号線の数を 少なくすることができるためである)。サーチウィンド ウデータYおよびテンプレートデータXは、図3に矢印 で示すように一方方向にのみ伝達される。

【0113】図4は、図1に示すプロセッサアレイ10の構成を示す図である。図4において、プロセッサアレイ10はP列に配置された線形プロセッサアレイLA1~LAPを含む。線形プロセッサアレイLA1~LAPは同一構成を備え、各々縦続形態で配置されるm個の要素プロセッサPE1~PEmと、R(=r1+r2)個 40のサーチウィンドウデータを格納するとともに遅延手段としても機能するデータバッファDLを含む。

【0114】要素プロセッサPE1~PEmは、それらが属する線形プロセッサアレイLA(LA1~LAPを総称的に示す)内においては一方方向(図4における垂直方向)に沿ってサーチウィンドウデータおよびテンプレートデータを伝達する。隣接する線形プロセッサアレイへのデータ転送時においては、最上流の要素プロセッサPE1はサーチウィンドウデータを上流の線形プロセッサアレイ(図4において左側)に含まれるデータバッ 50

36

ファDLへ与え、テンプレートデータは上流の線形プロセッサアレイの最下流の要素プロセッサPEmへ伝達する。すなわち、サーチウィンドウデータYは要素プロセッサPEおよびデータバッファDLを介してプロセッサアレイ内を順次一方方向に沿って伝達され、テンプレートデータは要素プロセッサPEのみを介して一方方向に沿って伝達される。図4に示す構成においては、要素プロセッサPEは行および列のマトリックス状に配列されているが、線形プロセッサアレイは前段の線形プロセッサアレイの最上流の要素プロセッサが出力するサーチウィンドウデータおよびテンプレートデータを受けている。したがって線形プロセッサアレイLA1~LAPが縦続形態で接続されており、プロセッサアレイは、シストリックアレイを構成し、実質的には1次元プロセッサアレイと等価である。

【0115】データバッファDLは、前述のごとく遅延機能またはバッファ機能を備えており、与えられたサーチウィンドウデータをファーストイン・ファーストアウト (FIFO) 態様で出力する機能を備える。データバッファDLとしては、R個のシフト機能付データラッチ (R段のシフトレジスタ) が用いられてもよく、またR個のデータを格納するレジスタファイルが用いられてもよい。

【0116】今、図5 (A) に示すように、1フレームの画像36を8×8の64個のマクロブロックに分割し、各マクロブロックごとに動きベクトルを検出する場合を考える。1フレームの画像36において斜線で示すマクロブロックをテンプレートブロックTB1とする。このテンプレートブロックTB1に対し3つの予測モードそれぞれに従って動きベクトルを検出する。

【0117】図5(B)に示すように、今テンプレートブロックTB1が16行16列に配置されたテンプレートデータa(0, 0)~a(15, 15)を含むとする。テンプレートブロックTB1では、各行ごとに偶数フィールドに属する画素と奇数フィールドに属する画素が交互に配置される。図5(B)に示すテンプレートブロック画素a(0, 0)~a(15, 15)をすべて用いて評価関数値を算出することにより動きベクトルを検出する方式は、フレーム予測方式に対応し、ブロック動きベクトルVbが決定される。

【0118】図6 (A) に示すように、テンプレートブロックTB1における第0行、第2行、…第14行の偶数行に配置された偶数フィールドに含まれる画素 a (2 k, 0) \sim a (2 k, 15) を用いて評価関数値を算出する予測モードは、偶数フィールドブロック動きベクトルV e を与える。ただし、 $k=0\sim7$ である。

【0119】また、図6(B)に示すように、テンプレートブロックTB1における第1列、…第15列に配置された画素 a (2k+1, 0) \sim a (2k+1, 15)を用いて評価関数値を算出する予測モードは奇数フィー

ルド予測モードであり、奇数フィールドブロック動きベクトルVoを与える。

【0120】予測画像を検出するための参照画像探索の ために、プロセッサアレイ10においては、図7に示す ように前フレーム画像35における斜線で示す3つのマ クロブロックMB1、MB2およびMB3が格納され る。図5(A)に示すテンプレートブロックTB1に含 まれる画素のデータが要素プロセッサPEの各データレ ジスタ25-1~25-Mに格納される。1個の要素プ ロセッサPEには、Q/m個の垂直方向に配置されたテ 10 ンプレートブロック画素データが格納される。一方、サ ーチウィンドウプロック画素データについては、1つの 要素プロセッサPEに、Q・n/m個の垂直方向に隣接 する画素データが格納される。したがって、図8に示す ように、プロセッサアレイの要素プロセッサには、垂直 方向Q個、水平方向P個の合計P・Q個のサーチウィン ドウ画素データが格納される。P・Q個の画素データを 以下の説明おいてはサーチウィンドウブロック画素デー タと称す。残りのR (= r 1 + r 2) ・P個のサーチウ ィンドウ画素データはデータバッファDLに格納され る。このデータバッファDLに格納される画素データが 構成するブロックを以下の説明おいてはサイドウィンド ウブロック44と称す。

【0121】この図8に示すサーチウィンドウブロック42およびサイドウィンドウブロック44を併わせてサーチウィンドウ40と以下の説明では称する。

【0122】一般に、図9に示すように、1個の要素プロセッサPEには、M個のテンプレートブロック画素データとN個のサーチウィンドウ画素データとが格納される。1つの線形プロセッサアレイの要素プロセッサPE 301~PEmによりQ個の垂直方向に隣接するサーチウィンドウ画素データおよびテンプレート画素データが格納される。次に具体的な動作について説明する。

【0123】以下の説明を簡単にするために、以下の条件を仮定する。

テンプレートブロックサイズ: P=Q=16 動きベクトルの探索範囲: r1=r2=16、 t2=0, t1=15, m=16, M=N=1 すなわち、上述の仮定では、図10に示すように、動きベクトル探索範囲22は、フレーム画像について(16+16+16)×(16+15)=1488個の画素を含む。テンプレートブロック20のサイズは $16\times16=256$ 画素である。またM=N=1の条件から、要素プロセッサPEは、1つのサーチウィンドウブロック画素データと1つのテンプレートブロック画素データを格納する。

【0124】図11は、上述の仮定の下での奇数フィールドまたは偶数フィールドの画素についてのサーチエリアの構成を示す。図11に示すように、フレーム構成のテンプレートブロックは、偶数フィールドの画素と奇数 50

フィールドの画素を含む。したがって、偶数フィールドまたは奇数フィールドの画素で構成されるサブテンプレートブロック20aは、16画素×8画素の構成を備える。同様にサーチエリアも、偶数フィールドの画素と奇数フィールドの画素とを含むため、偶数フィールドまたは奇数フィールドの画素に対しては、サブサーチエリア22aは、(8+8+8)×(16+15)=744画素となる。すなわち、フレーム単位での予測モードとフィールド単位での予測モードでは、変位ベクトルが異なる(フレーム単位のマクロブロックの行数が、フィール

ド単位のマクロブロックの行数の2倍となるためであ

38

【0125】図12に、動きベクトル検出動作における 最初の動作サイクルにおけるプロセッサアレイ内のデー タ格納状況を示す。図12において、16行×16列の 画素データからなるテンプレートブロック43の画素デ ータがプロセッサアレイ内の各対応の要素プロセッサP Eに格納される。これに対応して、16行×16列のサ ーチウィンドウブロック42の画素データがプロセッサ アレイ内の各要素プロセッサPEに格納される。この状 20 態は、テンプレートブロック22に対しては、フレーム 変位ベクトル (0, -16) に対応する。ここでフレー ム変位ベクトルは、フレーム予測モードに従う予測動作 を行なう際に用いられる変位ベクトルを示す。奇数フィ ールドの画素で構成される奇数サブテンプレートブロッ ク20aに対しては、このサーチウィンドウブロック4 2内の奇数フィールドの画素に対する変位ベクトルが用 いられるため、奇数フィールド変位ベクトル (0, -8) に対応し、同様、偶数フィールドに含まれる画素の みを含む偶数サブテンプレートブロック20aに対して も同様、偶数フィールドに対する変位ベクトル、すなわ ち偶数フィールド変位ベクトル(0, -8)に対応す る。

【0126】この状態において、各要素プロセッサPE が格納したテンプレートブロック画素データと対応のサ ーチウィンドウブロック画素データとの評価関数の成分 である差分絶対値を求める。各要素プロセッサPEにお いて求められた差分絶対値は図1に示す総和部12へ伝 達される。総和部12は、奇数サブテンプレートブロッ クに対応する要素プロセッサから伝達された差分絶対値 の総和 (奇数サブブロック評価関数値) と、偶数サブテ ンプレートブロックに対応して配置された要素プロセッ サから伝達された差分絶対値の総和(偶数サブブロック 評価関数値)とを別々にかつ並列に計算する。この偶数 サブブロック評価関数値および奇数サブブロック評価関 数値を計算した後両者を加算する。この加算演算は、プ ロセッサアレイのすべての要素プロセッサから伝達され た差分絶対値の総和を求めたことに対応し、これにより テンプレートプロックに対応するフレーム予測モードに 従う評価関数値 (ブロック評価関数値) が求められる。

40

上述の動作により、3つの予測モードに従うそれぞれの 変位ベクトルに対する評価関数値が求められる。各予測 モードは単に用いられる画素が異なっているだけであ り、したがって要素プロセッサPEの出力を分類するこ とにより、複数の予測モードに対する評価関数値を並列 に算出することができる。

【0127】次いで、テンプレートブロック画素データ はプロセッサアレイ内の各要素プロセッサPE内に保持 した状態で、サーチウィンドウブロック画素データのみ を1画素分転送する。

【0128】この状態においては、図13 (A) に示す ように、サーチウィンドウブロック42における最上行 のデータが隣接列のデータバッファDLへ転送され、応 じてこのサーチウィンドウブロック42の最初のデータ がシフトアウトされる。このシフトアウトと並行して、 新たにサーチウィンドウブロック画素データが入力され る。シフトアウトされるサーチウィンドウブロック画素 データおよび新たにシフトインされるサーチウィンドウ 画素データを図13 (A) において二重斜線領域で示 す。

【0129】この状態においては、図13 (B) に示す ように、プロセッサアレイ10内の要素プロセッサPE 内には、サーチウィンドウ40における1行下方向にず れたサーチウィンドウブロック42aの画素データが格 納される。すなわち、図13 (B) に示すように、線形 プロセッサアレイLA1~LA16各々において1画素 分サーチウィンドウ画素データが図の上方向にシフトさ れる。線形プロセッサアレイLA1~LA16におい て、新たにシフトインされるサーチウィンドウ画素デー タはデータバッファDLに格納される。プロセッサ群 (PE群) に新たにシフトインされるデータは対応のデ ータレジスタから与えられる。すなわち、要素プロセッ サ群 (PE群) においては、この1画素のシフト動作に より、サーチウィンドウの1画素行下方向にずれたサー チウィンドウブロックが格納される。

【0130】この状態においては、図13 (C) に示す ように、テンプレートブロック43とサーチウィンドウ ブロック42aとのブロック変位ベクトルは(0,-1 5) となる。

【0131】このシフト動作においては、サブウィンド 40 ウブロック42aでは、偶数フィールドの画素が1行シ フトアウトされかつシフトインされている。すなわち偶 数フィールドについてその変位ベクトルが (0, -1) 移動している。奇数フィールドについては、サーチウィ ンドウブロック42a内において含まれており、この奇 数フィールドに対する変位ベクトルは変化しない。した がって、図14 (A) にしめすように、偶数サブテンプ レートブロック43a (斜線領域にプロセッサが含まれ る)は、奇数フィールドOFに対する変位ベクトル (0, -8) となる。

【0132】一方、図14 (B) に示すように、奇数サ ブテンプレートブロック43b (斜線領域) は、偶数フ ィールドEFに対する変位ベクトル(O, -7)とな る。この状態において再び上述と同様の差分絶対値の総 和演算が行なわれ、テンプレートブロックの評価関数 値、偶数サブテンプレートブロックの評価関数値、およ び奇数サブテンプレートブロックの評価関数値が出力さ れる。偶数サブテンプレートブロック43aの評価関数 値としては、したがって偶数フィールドに対する評価関 数値と奇数フィールドに対する評価関数値とが交互に出 10 力される。同様に、奇数サブテンプレートブロック43 bに対しても奇数フィールドに対する評価関数値と偶数 フィールドに対する評価関数値が交互に出力される。偶 数フィールド予測モードにおいては、この偶数サブテン プレートブロックの画素を用い、奇数フィールドおよび 偶数フィールド両者から動きベクトルを求め、同様奇数 サブテンプレートブロックに対しても偶数フィールドお よび奇数フィールド両フィールドから動きベクトルを検 出する。

【0133】上述の動作を繰返し、テンプレートブロッ ク43に対する変位ベクトルが(0,0)となったと き、偶数サブテンプレートブロック43aに対しては偶 数フィールドに対する変位ベクトル (0,0) であり、 奇数サブテンプレートブロック43bに対しては奇数フ ィールドに対する変位ベクトル (0,0) となる。この 状態では、図15 (A) に示すように、サーチウィンド ウ40におけるサーチウィンドウブロック42bは、テ ンプレートブロック43の真裏に対応する。この状態に おいては、図15 (B) に示すように、プロセッサアレ 30 イ内に格納されるサーチウィンドウ40のデータはその 上部16画素×16画素の領域において1列図の右方向 へずれた位置となっている。要素プロセッサ群にはサー チウィンドウブロック42bおよびテンプレートブロッ ク43の画素データが格納され、残りのサイドウィンド ウブロック44の画素データはデータバッファ群内に格 納される。このように、評価関数値算出動作にとって不 要となるデータを1画素シフトアウトし、このシフトア ウト動作と並行して新たに1画素分サーチウィンドウ画 素データをシフトインすることにより、評価関数値算出 動作と並行して新たに次の列のサーチウィンドウ画素デ 一夕を格納することができる。

【0134】さらに評価関数値算出動作を繰返し実行 し、テンプレートブロック43に対する変位ベクトルが (0, +16) の状態になったとき、偶数サブテンプレ ートブロック43aに対しては偶数フィールドに対する 変位ベクトル (0, +8) であり、奇数サブテンプレー トブロック43bに対しては奇数フィールドに対する変 位ベクトル(0, +8)となる。この状態では、図16 (A) に示すように、サーチウィンドウブロック42c 50 は、サーチウィンドウ40の一番下の領域に配置され

30

る。この状態での3つの予測モードそれぞれの変位ベク トルに対する評価関数値が算出された後、プロセッサア レイからは1画素分不要となったサーチウィンドウデー タPY1がシフトアウトされ、新たにサーチウィンドウ 画素データPY2がシフトインされる。

【0135】この状態においては、図16 (B) に示す ように斜線で示す領域50の画素データがプロセッサア レイ内の要素プロセッサに格納されている。次のステッ プにおいては、サーチエリアにおいて1列図の右方向に ずれたサーチウィンドウに対する評価関数値の算出を行 10 なう。この次のステップに必要とされるサーチウィンド ウの画素データをプロセッサアレイ内に準備するため に、サーチウィンドウ画素データPY2をシフトインし た後さらに15回シフト動作を繰返す。これにより図1 6 (B) に示す斜線領域50において画素データPY1 と同一列に配置される15個の画素データが順次シフト アウトされ、これと並行して画素データ P Y 2 に続く1 5個の画素データがシフトインされる。データバッファ 群内には図16(B)に示す32行×16列の画素デー 夕が格納されている。

【0136】領域50には、図17 (A) に示すよう に、要素プロセッサ内に画素データ群A1~G1が格納 され、残りの画素データ群A2~G2はデータバッファ 内に格納される。線形プロセッサアレイは画素データA 1およびA2、B1およびB2というように同一のアル ファベットで示される画素データ群を格納している。デ ータバッファはファーストインファーストアウト態様で データの入出力を行なう。したがって図17 (A) の斜 線領域で示す16画素がシフトインされたとき、画素デ ータA1がすべてシフトアウトされる。この状態では、 図17 (B) に示すように、データレジスタに格納され た画素データA2~G2は2分割されてその上半分のブ ロックに属する画素データA2a~G2aが要素プロセ ッサ群 (PE群) に格納され、残りの画素データA2 b ~G2bと画素データB1~G1がデータレジスタ群 (DL群) に格納される。線形プロセッサアレイLA1 6においては、シフトインされた画素データ (斜線で示 す)が格納される。

【0137】上述のように、プロセッサアレイ内におい て実質的に線形アレイを構成するように要素プロセッサ 40 およびデータレジスタを配置すれば、単にサーチウィン ドウ画素データを連続してシフトインすることにより、 図18に示すように、1列図の右方向にずれたサーチウ ィンドウ40aの画素データをプロセッサアレイ内に格 納することができるとともに、要素プロセッサ群にサー チウィンドウブロック 4 2 d の画素データを格納するこ とができる。この状態では、テンプレートブロック43 に対するブロック変位ベクトル(1,-16)に対応す る (奇数サブテンプレートブロックについては、奇数フ ィールドに対する変位ベクトル(1, -8)に対応し、

42

偶数サブテンプレートブロックに対しては偶数フィール ドに対する変位ベクトル (1, -8) に対応する) サー チウィンドウブロック42d~が要素プロセッサに格納 されている。

【0138】この状態において、再び上述の動作、すな わち差分絶対値の算出および総和の算出を実行し、各予 測モードに対する評価関数値を導出する。

【0139】上述の動作を(16+16+16)×15 + (16+16) = 752回実行すると、図19に示す ように、テンプレートブロック43に対する変位ベクト ル (15, 16) に対応するサーチウィンドウブロック 42 e を用いた評価関数値の算出が行なわれる。このサ ーチウィンドウブロック42eは、偶数サブテンプレー トブロックに対しては、偶数フィールドに対する変位べ クトル (15, +8) に対応し、奇数サブテンプレート ブロックに対しては奇数フィールドに対する変位ベクト ル (15, +8) に対応する。すなわちテンプレートブ ロック43に対し、サーチエリア45における右下隅の サーチウィンドウブロック42eに対する評価関数値の 算出が行なわれ、このテンプレートブロック43に対す るすべての評価関数値の算出が完了する。

【0140】このサーチウィンドウブロック42eに対 する評価関数値の算出の実行後、算出されたすべての評 価関数値に対し比較部 (図1参照) において3つの予測 モードそれぞれに対する最小の評価関数値が求められ、 それらに対応する変位ベクトルがこのテンプレートブロ ック43に対する動きベクトル、奇数サブテンプレート ブロックに対する動きベクトル、および偶数サブテンプ レートブロックに対する動きベクトルとして決定され る。

【0141】 [各回路の具体的構成] 図20は、要素プ ロセッサの具体的構成を示す図である。図20におい て、要素プロセッサPEは、テンプレートブロック画素 データ格納のためのデータレジスタ25と、サーチウィ ンドウ画素データを格納するためのデータレジスタ26 と、データレジスタ25およびデータレジスタ26に格 納された画素データ a および b の差分絶対値を求める差 分絶対値回路27を含む。データレジスタ25は、クロ ック信号φ2に応答してその格納データを一方方向に沿 って伝達し、データレジスタ26は、クロック信号 φ1 に従って隣接要素プロセッサからまたはデータバッファ からの画素データを転送する。データレジスタ25およ び26の構成としては、クロック信号に応答してデータ を転送しかつラッチするシフトレジスタを用いることが できる。またこれに代えてデータレジスタ25および2 6としては、書込経路と読出経路が異なるメモリを用い ることができる。 差分絶対値回路 2 7 の構成としては、 画素データa およびb の表現形式 (2の補数表示、絶対 値表示等) に従って適当な構成が用いられる。画素デー 50 タaおよびbの差を求め、その差が負のとき差分値の符

号が反転される構成であれば任意の形式の回路構成を利 用することができる。

【0142】図21は、図20に示す要素プロセッサの 動作を示す波形図である。図21に示すように、テンプ レートブロックの動きベクトル検出サイクルにおいて は、クロック信号 φ 2 は発生されず非活性状態 (図21 においては "L" レベル) に固定される。 クロック信号 φ1はサーチウィンドウ画素データPYの転送周期を決 定する。このクロック信号 φ 1 に従ってサーチウィンド ウ画素データPYがデータレジスタ26に格納されかつ 10 転送される。データレジスタ25におけるテンプレート ブロック画素データPXは何ら転送されず、データレジ スタ25は、この要素プロセッサPEに対応するテンプ レートブロック画素データ a を格納する。クロック信号 φ1の1サイクルごとにデータレジスタ26に格納され る画素データbが順次b1、b2、…と変化し、この各 サイクルごとに差分絶対値回路27から差分絶対値 | a より、サーチウィンドウ転送周期内において要素プロセ ッサそれぞれにおいて評価関数値の成分が算出される。 【0143】なお、図21に示す構成においては、テン プレートブロック画素データおよびサーチウィンドウ画 素データ格納のためにそれぞれ1つのデータレジスタが 設けられている。複数のデータレジスタが設けられてお り、1つの要素プロセッサPEが、複数のテンプレート ブロック画素データに対応して配置される構成が利用さ れてもよい。

【0144】図22は、図1に示す総和部12の構成を 示す図である。図22において、総和部12は、プロセ ッサアレイに含まれる要素プロセッサPEのすべての出 30 力を受けてその総和を求める総和回路12aと、プロセ ッサアレイに含まれる要素プロセッサPEのうち、奇数 フィールドの画素に対応して配置された要素プロセッサ PEo (奇数サブテンプレートブロックを構成する画素 に対応する要素プロセッサ)の出力を受けてその総和を 求める総和回路12bと、プロセッサアレイに含まれる 要素プロセッサPEのうち、偶数フィールドの画素に対 応して配置される要素プロセッサPEe (偶数サブテン プレートブロックを構成する画素に対応して配置される 要素プロセッサ)の出力を受けて総和を求める総和回路 40 12cを含む。総和回路12a、12bおよび12cは 並列に動作し、それぞれ評価関数値 $\Sigma \mid a - b \mid \ \ \Sigma$ 。 |a-b|、および Σ 。|a-b|を出力する。総和回 路12a~12cを各予測モードに対応して設けて並列 に動作させることにより、各予測モードに対応する評価 関数値を並列に出力することができる。要素プロセッサ PEの偶数フィールド要素プロセッサPE e および奇数 フィールド要素プロセッサPEoへの分類は、単に配線 接続により実現される。

である。図23に示す総和部12では、すべての要素プ ロセッサPEの出力の総和を求める総和回路12aに代 えて、奇数サブテンプレートブロックの評価関数値を導 出する総和回路12bの出力と偶数サブテンプレートブ ロックの評価関数値を導出する総和回路12cの出力を 加算する加算回路12 dが設けられる。加算回路12 d からテンプレートブロックの評価関数値Σ | a - b | が 出力される。奇数サブテンプレートブロックと偶数サブ テンプレートブロックを組合わせればテンプレートブロ ックが得られる。したがって奇数サブテンプレートブロ ック評価関数値 Σ 。|a-b|および偶数サブテンプレ ートブロック評価関数値 Σ 。|a-b|を加算すること によりテンプレートブロックに対する評価関数値 Σ | a -b | が得られる。加算回路12dは、2入力加算回路 である。したがって、プロセッサアレイ内の要素プロセ ッサの出力のすべてを加算して総和を求める総和回路1 2a (図22参照) よりも大幅にその装置規模が小さく なる。これにより、総和部12の装置規模を増大させる ことなく複数の予測モード(テンプレートブロック、奇 数サブテンプレートブロック、および偶数サブテンプレ ートブロック) の評価関数値を高速かつ同時に算出する ことができる。

【0146】[変更例]図24は、図1に示す総和部の 変更例を示す図である。図24において、総和部12 は、奇数サブテンプレートブロックの画素に対応する要 素プロセッサPEoの出力を受け、クロック信号ゅ3に 応答して加算および総和を行なう総和回路12baと、 奇数サブテンプレートブロックの画素に対応して配置さ れる要素プロセッサPEeの出力を受け、クロック信号 φ3に応答して総和演算を行なう総和回路12caと、 クロック信号 / φ3に従って総和回路12aの出力と奇 数サブテンプレートブロックの画素に対応して配置され る要素プロセッサPEoの出力とを受けて総和を行なう 総和回路12eと、クロック信号/φ3に従って偶数サ ブテンプレートブロックの要素プロセッサPEeの出力 と総和回路12caの出力とを受けて総和演算を行なう 総和回路12fと、総和回路12eおよび12fの出力 の加算を行なう加算回路12dを含む。総和回路12b aから評価関数値 Σ 。 |a-b|が出力される。この評 価関数値は偶数サブテンプレートブロックとサーチウィ ンドウブロックに含まれる奇数フィールドの画素の差分 絶対値の総和である。総和回路12caは偶数サブテン プレートブロックとサーチウィンドウブロックに含まれ る偶数フィールドの画素との差分絶対値和 $\Sigma_{ss} \mid a - b$ |を評価関数値として出力する。加算回路12 dからは テンプレートブロックの評価関数値 Σ | a - b | を出力 する。次にこの図24に示す総和部の動作をその動作波 形図である図25を参照して説明する。

【0147】クロック信号φ3はサーチウィンドウ画素 【0145】図23は、総和部12の他の構成を示す図 50 データ転送サイクルを規定するクロック信号φ1の2倍

46

の周期を備える。総和回路12baおよび12caは、 このクロック信号 ø 3 が "H" のときに活性化されて総 和演算を行ない、クロック信号 φ 3 が非活性状態の

"L"のときには、その総和演算結果を保持しかつ出力 する。総和回路12eおよび12fは、クロック信号 φ 3の反転信号(位相が180° ずれている) すなわちク ロック信号/ ø 3が "H" のときに、与えられたデータ に対する総和演算を行ない、クロック信号/φ3が "L"のときには、その総和結果を保持しかつ出力し続 ける。次に動作について図25を参照して説明する。 【0148】今プロセッサアレイのすべての要素プロセ ッサPEの出力をPE1とする。このときクロック信号 φ3が "H" となり、総和回路12baおよび12ca がこの与えられた差分絶対値P1 (PEoおよびPE e) を取込んで総和演算を行ない、その総和演算結果 Σ o(1) および $\Sigma e(1)$ をそれぞれ出力する。このと き総和回路12eおよび12fは総和演算を行なわず、 先のサイクルにおける総和演算結果を保持し出力してい る。

【0149】クロック信号 o 3 が "L" に立下がると、 このときにはプロセッサアレイの要素プロセッサから差 分絶対値P2が与えられる。この状態では総和回路12 baおよび12caは演算を行なわず、先の総和演算結 果を保持している。一方、総和回路12eおよび12f が演算を実行し、総和回路12baおよび12caの出 力とそのとき与えられた要素プロセッサの出力P2との 総和演算を行なう。したがって加算回路12 dからは評 価関数値 Σ o (1) + Σ e (1) + P2が出力される。

【0150】次いでクロック信号φ1が"H"に立上が ると、要素プロセッサから差分絶対値P3が出力され る。総和回路12baおよび12caが総和演算を行な い、それぞれ総和値 Σ o(2)(= Σ o(1)+P3 o) およびΣe (2) (= Σe (1) + P3e) を出力 する。ここでP3oおよびP3eは、それぞれ奇数サブ テンプレートブロックの画素に対応して設けられた要素 プロセッサの出力を示し、P3eは、偶数サブテンプレ ートブロックの画素に対応して配置される要素プロセッ サの出力を示す。次いで要素プロセッサから差分絶対値 P4が与えられると、総和回路12eおよび12fが総 和演算を行ない、加算回路 12d からは Σ o (2) + Σ 40 e (2) + P 4 が出力される。以降この動作が繰返され

【0151】すなわち、総和回路12baおよび12c aは1画素ずつ間引いて総和演算を行なっており、総和 回路12eおよび12fは、この間引かれた画素データ を補って総和演算を行なっている。したがって、図26 に示すように、サブテンプレートブロック (テンプレー トブロック43における斜線領域で構成されるブロッ ク) は、サーチウィンドウブロック42における同じフ

になる。すなわち、奇数サブテンプレートブロックは、 サーチウィンドウブロックにおける奇数フィールドに属 する画素のみを用いて差分絶対値和が求められ、偶数サ ブテンプレートブロックに対してはサーチウィンドウブ ロック内の偶数フィールドの画素を用いてのみ差分絶対 値和演算が行なわれる。このように (a) フレーム単位 の場合にテンプレートブロックの全画素データおよびサ ーチエリア内の全画素データを用いることによる動きべ クトル検出、(b) 奇数サブテンプレートブロックとサ ーチエリア内の奇数フィールドに属する画素のみ等を用 いて動きベクトルを決定するモード、および (c) 偶数 サブテンプレートブロックとサーチエリア内の偶数フィ ールドに属する画素のみを用いて動きベクトルを検出す るモードを実現することができる。

【0152】 [比較部] 図27は図1に示す比較部の構 成を概略的に示す図である。図27において、比較部3 は、テンプレートブロックについての動きベクトル、す なわちブロック動きベクトルVbを求めるための比較回 路3aと、奇数サブテンプレートブロックについての動 きベクトルすなわち奇数フィールドブロック動きベクト ルVoを求めるための比較回路3bと、偶数サブテンプ レートブロックについての動きベクトル、すなわち偶数 フィールドブロック動きベクトルVeを求めるための比 較回路3cを含む。比較回路3a~3cは同一構成を備 え、図27においてはテンプレートブロックについての 動きベクトルすなわちブロック動きベクトルVbを求め るための比較回路の構成のみを具体的に示す。

【0153】比較回路3aは、総和部から与えられるテ ンプレートブロックについての評価関数値 $Σ \mid a - b \mid$ とレジスタラッチ130に格納された評価関数値とを比 30 較する比較器132と、比較器132の出力に従ってカ ウンタ138から与えられるカウント値を格納するレジ スタラッチ136を含む。比較器132は、レジスタラ ッチ130に格納されている評価関数値よりも新たに総 和部から与えられた評価関数値 $\Sigma \mid a - b \mid$ が小さい場 合にレジスタラッチ130および136ヘデータ更新指 示信号を発生する。カウンタ138はクロック信号 φ1 をカウントしており、変位ベクトルを表わすカウント値 を発生する。したがって新たに総和部から与えられた評 価関数値 $Σ \mid a - b \mid$ が先にレジスタラッチ130に格 納されている評価関数値よりも小さい場合にはレジスタ ラッチ130の記憶内容が新たに与えられた評価関数値 で更新され、またレジスタラッチ136はそのときにカ ウンタ138から与えられているカウント値を格納す る。カウンタ138のカウント値は比較回路3bおよび 3 c へ共通に与えられる。この構成により、サーチエリ ア内において最小の評価関数値を与える変位ベクトルを 検出するとともに最小評価関数値を保持することができ る。このレジスタラッチ136に格納されている変位べ ィールドに含まれる画素データと差分絶対値をとること 50 クトル値はデコーダ137によりデコードされ、具体的

な動きベクトルVbを表わす値に変換されてもよい。レジスタラッチ136の保持データが直接動きベクトルとして出力されてもよい。またレジスタラッチ130に格納されているデータをこの動きベクトルに対する評価関数値Ebとして出力する構成が利用されてもよい。

【0154】比較回路3bおよび3cは、それぞれ総和 部から与えられる評価関数値の値が異なっているだけで あり、その動作は比較回路3aのそれと同じである。

【0155】 [実施例2] 図28は、この発明の第2の実施例である動きベクトル検出装置の全体の構成を概略 10的に示す図である。この図28に示す構成においては、総和部12からはテンプレートブロックについての評価関数値 Σ | a-b | 、このテンプレートブロックの上半分のブロックについての評価関数値 Σ | a-b | 、およびテンプレートブロックの下半分のブロックについての評価関数値 Σ | a-b | が出力される。図1に示す構成とは、総和部12の構成は同じであるが、プロセッサアレイ10に含まれる要素プロセッサと総和部12に含まれる総和回路との接続が異なるだけである。

【0156】この図28に示す動きベクトル検出装置の 20 構成では、画面は、図29に示すように1つのフィールドで構成される。テンプレートブロック43は垂直方向に2分割され、上半分のブロックの画素で構成される上サブテンプレートブロック43uと、下半分のブロックに含まれる画素で構成される下サブテンプレートブロック431に分割される。

【0157】同様に、サーチウィンドウブロック42 も、上半分ブロック42 u および下半分ブロック42 l に分割される。上サブテンプレートブロック43 u は、サーチウィンドウブロック42 u における上半分ブロッ 30 ク42 u との変位ベクトルf u に従って評価関数値が算出される。下サブテンプレートブロック43 l は、サーチウィンドウブロック42の下半分ブロック42 l に対しての変位ベクトルflに対する評価関数値が算出される。またテンプレートブロック43とサーチウィンドウブロック42についての変位ベクトルfに対する評価関数値が算出される。

【0158】プロセッサアレイにおいては要素プロセッサがそれぞれテンプレートブロック43内の対応の画素データとサーチウィンドウブロック42内の対応の画素 40データとの差分絶対値を求める。したがって、1つの演算サイクルにおいては、上サブテンプレートブロック431およびテンプレートブロック430の変位ベクトルは同じとなる。

【0159】この要素プロセッサの出力を上サブテンプレートブロック43uおよび下サブテンプレートブロック43lに分類することにより、1つのサイクルで、テンプレートブロック43に対する評価関数値、上サブテンプレートブロック43uに対する評価関数値、および下サブテンプレートブロック43lに対する評価関数値 50

を同時に算出することができる。このプロセッサアレイ 10の構成、画素データの転送順序は、図1に示す第1 の実施例と同じである。異なるのは、以下に説明する総 和部における要素プロセッサの分類態様である。

【0160】図30は、この第2の実施例における総和 部12の構成を示す図である。図30において、総和部 12は、プロセッサアレイ10に含まれる要素プロセッ サPEのうち、上サブテンプレートブロック43uに対 応して配置される要素プロセッサの出力PEuを加算す る総和回路12gと、プロセッサアレイに含まれる要素 プロセッサのうち下サブテンプレートブロック431に 対応して配置される要素プロセッサの出力PEIの総和 を求める総和回路12hと、総和回路12gおよび12 hの出力を加算する加算回路12dを含む。総和回路1 2gから上サブテンプレートブロック43uに対する評 価関数値 Σ_u | a - b | が出力され、総和回路 1 2 h か ら下サブテンプレートブロック431に対する評価関数 値 Σ_1 | a-b | が出力される。加算回路 12d からテ ンプレートブロック43についての評価関数値Σ | a b | が出力される。要素プロセッサPEの上半分ブロッ クおよび下半分ブロックへの分類は、配線接続により実 現される。

【0161】比較部3の構成は第1の実施例のそれと同様であり、評価関数値 Σ_u $\mid a-b \mid$ 、 Σ_1 $\mid a-b \mid$ 、および Σ $\mid a-b \mid$ に従って上ブロック動きベクトルVu、下ブロック動きベクトルVl、およびブロック動きベクトルVbが決定される。

【0162】上述の構成により、フィールドを単位として符号化を行なう符号化システムにおいて、テンプレートブロックに対する動きベクトル検出と、上サブテンプレートブロックに対する動きベクトル検出と下サブテンプレートブロックに対する動きベクトル検出を同時に実行することができ、複数の予測モードに従って最適な動きベクトルを検出することができる。

【0163】[実施例3]図31は、この発明の第3の実施例である動きベクトル検出装置における要素プロセッサ群とテンプレートブロックの画素との対応関係を示す図である。図31においては、16行×16列に配置された画素によりテンプレートブロック43が構成される場合を一例として示す。テンプレートブロック43は、画面上垂直方向に沿って2分割され、まず上半分のブロックの画素データで構成される上サブテンプレートブロック43uと、下半分のブロックの画素を含む下サブテンプレートブロック43に分割される。サブテンプレートブロック43uおよび431に対応して、要素プロセッサ群も同様にグループ分割される。

【0164】次いで、テンプレートブロック43が更に 偶数行の画素と奇数行の画素に分割される。図31においては、偶数行は、第0行、第2行、…、第14行を示 し、奇数行の画素は、第1行、第3行、…、第15行の

50

画素を示す。これに応じて要素プロセッサも偶数行画素 に対応する要素プロセッサと奇数行画素に対応する要素 プロセッサに分割される。

【0165】したがって、要素プロセッサPEは、上サ ブテンプレートブロック43 uに属しかつ偶数行に配置 される画素に対応する要素プロセッサ群PE#OU、上 サブテンプレートブロック43uに属しかつ奇数行に配 列される画素に対応する要素プロセッサ群PE#1U、 下サブテンプレートブロック431に属しかつ偶数行に 配置される画素に対応する要素プロセッサ群PE#0 L、および下サブテンプレートブロック431に属しか つ奇数行に配列される画素に対応する要素プロセッサ群 PE#1Lの4つのグループに分割される。

【0166】画面構成がフレーム単位の場合、要素プロ セッサ群PE#OUおよびPE#OLにより、偶数フィ ールドサブテンプレートブロックに対する評価関数値の 算出が行なわれ、要素プロセッサ群PE#1UおよびP E#1Lにより奇数フィールドサブテンプレートブロッ クに対する評価関数値算出が行なわれる。画面構成がフ ィールド単位の場合、要素プロセッサ群PE#OUおよ 20 びPE#1Uにより、上サブテンプレートブロック43 uに対する評価関数値算出が行なわれ、要素プロセッサ 群PE#OLおよびPE#1Lにより、下サブテンプレ ートブロック431に対する評価関数値算出が実行され る。したがって図31に示すように、要素プロセッサ群 を4つの群PE#OU、PE#1U、PE#OL、およ びPE#1Lに分類すれば、画面構成に応じてこの要素 プロセッサの組合せの形態を変更することにより各画面 構成に対して定義された予測モードに従って動きベクト ル算出を行なうことができる。

【0167】図32はこの発明の第3の実施例である動 きベクトル検出装置の全体の構成を示す図である。図3 2において、演算部1に含まれるプロセッサアレイ10 においては、要素プロセッサは4つの群PE#OU、P E#1U、PE#0L、およびPE#1Lに分割されて いる。したがってプロセッサアレイ10からは、動作時 においては各群に対応して差分絶対値 | a - b | u e 、 $|a-b|uo, |a-b|le, \sharp \sharp U|a-b|l$ oが出力される。

【0168】総和部12は、モード指定信号Sに従っ て、このプロセッサアレイ10から与えられた4つの差 分絶対値群の組合せを変更し、テンプレートブロック単 位およびサブテンプレートブロック単位の差分絶対値に グループ化する分類変更部122と、分類変更部122 から与えられた差分絶対値を各類ごとに総和演算を行な う総和演算部120を含む。総和演算部120からは、 この分類変更部122から与えられた差分絶対値の分類 に従ってそれぞれ対応の評価関数値が導出され比較部3 へ与えられる。比較部3は、この総和演算部120から 与えられた評価関数値に従ってテンプレートブロックの 50 動きベクトルVbおよびサブテンプレートブロックに対 応する動きベクトルVeおよびVoまたはVuおよびV 1を出力する。

【0169】分類変更部122は、モード指定信号S が、フレーム単位での符号化を指定する場合には、この 4つの群の差分絶対値からテンプレートブロックに対す る差分絶対値群 | a - b | 、奇数サブテンプレートブロ ックに対する差分絶対値 | a - b | o、および偶数フィ ールドに対する差分絶対値群 │ a − b │ e を生成する。 10 モード指定信号Sがフィールド単位での符号化を示すと き、分類変更部Sは、テンプレートブロック単位での差 分絶対値群 | a - b | 、上半分のブロックを用いる上サ ブテンプレートブロックからの差分絶対値群 | a - b | u、および下半分の画素群からなる下サブテンプレート ブロックからの差分絶対値群 | a - b | l を生成する。 【0170】図32に示すように、分類変更部122に おいてモード指定信号Sによりこのプロセッサアレイ1 0から出力される4つの差分絶対値群の組合せを変更す ることにより、フレーム単位での予測画像検出およびフ ィールド単位での予測画像検出それぞれに用いられる動 きベクトルを容易に作成することができる。1つの動き ベクトル検出装置で異なる画面形式の符号化に対応する ことができ、汎用性の高い動きベクトル検出装置を実現 することができる。

・【0171】 [変更例] 図33は、図32に示す総和部 の変更例を示す図である。図33において、総和部12 は、プロセッサアレイの要素プロセッサの各群 P E # 1 U、PE#1L、PE#0U、およびPE#0Lに対応 して設けられ、各対応の群の出力 | a - b | u O 、 | a -b | 10、 | a-b | ue、および | a-b | 1eの 総和を求める総和回路120a、120b、120c、 および120dと、4つの総和回路のうちの2つの総和 回路、すなわち総和回路120bおよび120cの出力 の伝達経路を切換える分類変更部122を含む。分類変 更部122は、総和回路120bおよび120cの伝達 経路を切換えるセレクタ122a、および122bを含 む。セレクタ122aは、モード指定信号Sがフレーム 単位での符号化を示すとき、総和回路120bの出力を 選択し、セレクタ122bは、モード指定信号Sがフレ 40 一ム単位での符号化を示すとき総和回路120cの出力 を選択する。

【0172】総和部12は、さらに、総和回路120a の出力とセレクタ122aの出力とを加算する加算回路 120eと、総和回路120dの出力とセレクタ122 bの出力とを加算する加算回路120fと、加算回路1 20eおよび120fの出力を加算する加算回路120 gを含む。加算回路120eから奇数サブテンプレート ブロックの評価関数値 Σ o \mid a \mid b \mid または上サブテン プレートブロックに対する評価関数値 Σu | a - b | が 出力される。加算回路120gからはテンプレートブロ

 $ックに対する評価関数値 <math>\Sigma \mid a - b \mid$ が出力される。加 算回路120 f からは、奇数サブテンプレートブロック についての評価関数値 Σ e | a - b | または下サブテン プレートブロックの評価関数値 Σ $1 \mid a - b \mid$ が出力さ れる。

【0173】総和部12において入力部に要素プロセッ サの各群に対応して総和回路120a~120dを設け かつ2つの総和回路の出力の伝達経路をモード指定信号 により切換える構成は以下の利点を与える。単純に図3 2に示す総和部の構成を実現して、要素プロセッサの出 10 力をモード指定信号に応じて伝達経路を切換える場合、 この伝達経路を切換えるためのセレクタを各要素プロセ ッサに対して設ける必要が生じる。この結果、セレクタ の数が多くなり、装置規模が増大する。一方、総和回路 120a~120dの各々は、その担当する要素プロセ ッサの数は図23に示す総和回路12bおよび12cの それの半分であり、装置規模を小さくすることができ る。したがって、実質的にこの図33に示す構成におい て総和回路の数が図23に示す構成に比べて増大してい るものの占有面積はそれほど大きくはならない。総和回 20 路120bおよび120cの伝達経路を切換えるために セレクタを設ければ、必要とされるセレクタの数は2つ であり、大幅に素子数を低減することができ、装置規模 を小さくすることができる。加算回路120 e、120 f、および120gは2入力加算回路であり、その規模 は総和回路に比べて小さく、この加算回路120 e およ び120 f が設けられてもそれほど装置占有面積は増大 しない。したがって図33に示すように、入力部に要素 プロセッサの各群に対応して総和回路を設け、4つの総 和回路のうち2つの総和回路の出力の伝達経路を切換え 30 る構成とすることにより、大幅に装置占有面積を低減す ることができる。

【0174】なお、図33に示す構成に代えて、要素プ ロセッサ群PE#1LおよびPE#0Uの出力を受ける ようにセレクタ122aおよび122bを設け、一方の セレクタの出力と要素プロセッサ群PE#1Uの出力の 総和をとる総和回路と、他方のセレクタの出力と残りの 要素プロセッサ群 P E # O L の出力との総和をとる総和 回路が設けられる構成が利用されてもよい。この構成は ほぼ実質的に図23に示す構成に対応する。

【0175】[実施例4]上で説明したように、プロセ ッサアレイにおいてサーチウィンドウデータを (16+ 16+16) ・ 15+(16+16)=752回シフトさせると (シフトインおよびシフトアウトを繰返す)、 図34 (A) に示すように、1つのテンプレートブロッ ク (ブロックN) に対するサーチエリア (探索範囲) に ついてすべての変位ベクトル (評価関数値) が求めら れ、このテンプレートブロックTB (ブロックN) に対 する動きベクトルを決定することができる。このとき、

アレイに存在しており、それに隣接するサーチエリア5 02のサーチウィンドウ画素データもプロセッサアレイ 内のプロセッサおよびデータバッファに格納されてい る。したがってこの領域503aに含まれる16画素を シフトアウトさせ、同時に領域502の続く16画素の 参照画素(サーチウィンドウデータ)をシフトインさせ ると、プロセッサアレイ内においては、図34 (B) に 示すように、このテンプレートブロックTBに対する変 位ベクトル (16, -16) のサーチウィンドウブロッ ク504の画素データが格納される。したがって、75 2+16=768サイクルを1処理単位とすれば、水平 方向16変位×垂直方向33変位の範囲で動きベクトル を探索することができるため、この処理単位を複数回繰 返すことにより、水平方向探索範囲を拡張することがで き、水平方向におけるサーチエリアを広くして動きベク トルを探索することができる。

52

【0176】一般に、Q行P列のサーチウィンドウ画素 にそれぞれ1対1対応でプロセッサが格納されており、 データバッファが R 個の画素データを格納する場合、 P ・ (Q+R) サイクルでサーチエリアの1単位での動き ベクトル探索が実行される。このとき、探索される変位 ベクトルは、サーチウィンドウの1列の画素データのシ フトアウト当りの変位ベクトルが (R+1) であり、し たがってP・(R+1)の変位ベクトルについて評価を 行なうことができる。この場合、水平方向の探索範囲は Pとなる。さらに、図35に示すように、サーチウィン ドウブロック506のサイズをP列Q行とし、サーチウ ィンドウ505aのサイズを (Q+R) ・Pとし、サー チエリアを領域505aおよび505bとした場合、こ のサーチエリア505aおよび505bにおける変位べ クトルをすべて評価するためには、サーチウィンドウ画 素データを (P-1) ・ (Q+R) + R回、参照画像画 素データ(サーチウィンドウ画素データ)をシフトさせ る必要がある。この後、さらにR回参照画像画素データ をシフトインすれば、プロセッサアレイには領域505 c に含まれる参照画像画素データが格納される。 したが って、領域505cのサーチウィンドウの画素データを プロセッサアレイに格納するためには合計 (P-1) ・ (Q+R)+R=P・ (Q+R) サイクル必要とされ 40 る。サーチエリアの各列において (R+1) の変位ベク トルが評価されるため、評価される変位ベクトルの数は P・(R+1)となる。

【0177】図36に水平方向の探索範囲の具体的例を 示す。図36において、ケース(I)は、水平方向探索 範囲は-8~7である。ケース(II)の場合、水平方 向探索範囲は-16~+15である。この場合、1つの 処理単位サイクルにおいて水平方向-16~-1の範囲 における動きベクトル探索が行なわれ、もう1つの処理 単位サイクルにおいて水平方向0~+15の範囲につい 図34 (A) に示すように、領域503aがプロセッサ 50 て動きベクトル探索が行なわれる。ケース (III) に

おいては、水平方向探索範囲は一32~+31とされ る。この場合においては、4つの処理単位サイクルが必 要とされ、各処理単位サイクルにおいて-32~-1 7、 $-16\sim-1$ 、 $0\sim+15$ 、および $16\sim+31$ の 水平方向範囲についてそれぞれ動きベクトル探索が行な われる。

【0178】図37は、様々な水平探索範囲における動 きベクトル探索動作シーケンスを示す図である。図37 においては、水平探索範囲として、-8~+7、-16 ~+15、および-32~+31の一例として示され る。図37 (A) に示すように、水平探索範囲が-8~ +8の場合、処理単位時間 (768サイクル) Tごとに テンプレートブロックが更新される。すなわち各処理単 位時間Tごとにテンプレートブロックの動きベクトルが 決定される。図37 (A) においては、テンプレートブ ロックN、N+1、…について動きベクトルが順次決定 される状態が示される。水平探索範囲が-16~+15 の場合、図37 (B) に示すように、2処理単位時間、 2 Tが必要とされる。 2 Tのうち、最初の処理単位時間 において水平方向-16~-1の範囲において動きベク 20 トル探索が行なわれ、残りのTにおいて水平方向0~+ 15において動きベクトル探索が行なわれる。2Tごと に1つのテンプレートブロックに対する動きベクトルが 決定される。

【0179】図37 (C) に示すように、水平探索範囲 が-32~+31の場合、1つの処理単位時間Tにおい て16の水平範囲について動きベクトルが検出されるた め、1つのテンプレートブロックについて4Tの処理時 間が必要とされる。上述のように、垂直探索範囲が-1 6~+16の場合、処理単位時間を768サイクルとす 30 れば、水平16変位・垂直33変位の範囲での動きベク トルが探索可能であり、この処理単位時間を把握するこ とにより、水平探索範囲を容易に拡張することができ る。なお、図37においては、テンプレートブロックの 更新サイクル数は示していない。単に1つのテンプレー トブロックについての動きベクトル決定に必要とされる 処理時間のみを考慮している。

【0180】図38は、この第4の実施例に用いられる 動きベクトル検出装置の全体の構成を示す図である。動 きベクトル検出装置600は、先の実施例において説明 40 したように、サーチウィンドウ画素データおよびテンプ レートブロック画素データを入力する入力部2と、入力 部2から与えられたサーチウィンドウ画素データおよび テンプレートブロック画素データに所定の演算処理を施 して変位ベクトルに対する評価関数値を生成する演算部 1と、演算部1からの評価関数値に従ってこのテンプレ ートブロックに対する動きベクトルを決定するための比 較部3を含む。図38においては、3つの予測モードに 従って評価関数値および動きベクトルが各々生成される が、1つの動きベクトルのみが生成されるように示され 50

54

る。この動きベクトル検出装置600は、さらに、参照 画面画像画素データを格納する参照画像メモリ602 と、現画面画素データを格納する現画像メモリ604 と、参照画像メモリ602および現画像メモリ604の 画素データ読出動作を制御する読出制御回路606と、 比較部3の比較動作すなわち動きベクトル検出動作を制 御する比較制御回路608と、この動きベクトルの水平 方向の探索範囲を設定して設定された水平方向探索範囲 情報を読出制御回路606および608へ与える探索範 囲設定部607を含む。

【0181】比較制御回路608は、この探索範囲設定 部607からの水平方向探索範囲設定情報に従って比較 部3における動きベクトル検出動作サイクルを設定す る。読出制御回路606は、またこの探索範囲設定部6 07からの水平方向探索範囲設定情報に従って参照画像 メモリ602からの画素データの読出領域の設定および 現画像メモリ604からの現画像画素データ読出タイミ ングを調整する。図39は、図38に示す比較部3の構 成の一例を示す図である。図39において、比較部3 は、動きベクトル候補の評価関数値を格納するレジスタ 610と、レジスタ610に格納された候補評価関数値 と演算部1から与えられる評価関数値とを比較する比較 器611と、評価関数値それぞれの変位ベクトルを示す 値を発生するカウンタ613と、比較器611の出力信 号に従ってカウンタ613のカウント値を動きベクトル 候補として格納するレジスタ612を含む。比較器61 1が、演算部1から与えられた評価関数値がレジスタ6 10に格納された評価関数値よりも小さいことを示すと き、レジスタ610および612の内容が更新される。 すなわち、レジスタ610はそのときに演算部1から与 えられた評価関数値を格納し、レジスタ612はカウン タ613から与えられたカウント値を格納する。

【0182】カウンタ613は、比較制御回路608か ら与えられるクロック信号φをカウントし、変位ベクト ル情報を発生し、処理サイクル終了時に発生されるリセ ット信号Reに従ってそのカウント値がリセットされ る。比較制御回路は、この探索範囲設定部607からの 水平方向探索範囲設定情報に従ってリセット信号Reの 発生タイミングを変更する。図40は、この比較制御回 路608の動作を例示する図である。図40に示すよう に、比較制御回路608からは、32サイクルの間クロ ック信号φがカウンタ613へ与えられ、カウンタ61 3はカウント動作を行なう。次の16サイクルにおいて は、クロック信号

は発生されず非活性状態とされる。 すなわち、サーチウィンドウの最下部にまで相対的に移 動したテンプレートブロックを再度上部 (垂直方向-1 6)の位置へ相対的に移動させるためである。この48 サイクルを1つの小単位として752サイクルシフト動 作が繰返される。この752サイクルにより、水平方向 16変位についての動きベクトルの探索が行なわれる。

次の16サイクルにおいては再びクロック信号 ϕ の発生が禁止される(非活性状態とされる)。この752サイクル+16サイクルが1処理単位サイクルTに対応する。比較制御回路608は、探索範囲設定部607により設定された水平方向探索範囲情報に従って動きベクトル探索範囲を設定する。この設定されたサイクル内においては、1列の動作サイクルすなわち48サイクルを単位として行なわれる動作が繰返される。

【0183】図41は、カウンタ613のカウント値の リセットタイミングを示す図である。図41に示すよう に、水平探索範囲が-8~+7の場合、768サイクル ごとにリセット信号Reが発生される(活性状態とされ る)。水平探索範囲が-16~+15の場合には、76 8・2サイクルごとにリセット信号Reが発生され、水 平探索範囲が-32~+31の場合には、768・4サ イクルごとにリセット信号Reが発生される。このリセ ット信号Reの発生タイミングを処理時間に合わせて異 ならせることにより、動きベクトルの探索範囲を容易に 変更することができる。カウンタ613の構成として は、水平方向の位置Hを表わすカウンタと垂直方向の位 20 置Vを示すカウンタが別々に設けられてもよく、また単 に2進カウンタにより、そのカウント値に従ってH情報 およびV情報両者を含むように発生する構成が利用され てもよい。

【0184】なお、比較動作禁止時においては、当然、 レジスタ610および612 (図39参照) の更新動作 も禁止される。これは、この比較動作禁止期間において 比較器611の出力を強制的にレジスタ非更新状態に設 定する構成が利用されてもよい。このとき、また比較器 611 (図39参照) の比較動作が禁止されるように構 成されてもよい。図42は、図38に示す比較制御回路 の構成の一例を示す図である。図42において、比較制 御回路608は、参照画像メモリからプロセッサアレイ (演算部1に含まれる) への画素データ印加時に発生さ れるクロック信号CLKをカウントするカウンタ615 および616と、探索範囲設定部607からの水平方向 探索範囲設定情報Aとカウンタ615のカウントアップ 信号 φ CUPとを比較する比較器 617と、カウンタ 6 16からの32カウント指示信号φ32および48カウ ント指示信号 φ 4 8 に従ってクロック信号 φ を発生する クロック発生器618を含む。カウンタ615は、その 1処理単位サイクルに含まれるクロックサイクル数をカ ウントしたときにカウントアップ信号

のUPを発生す る。水平方向探索範囲設定情報Aは、水平方向の探索範 囲が単位探索範囲の何倍であるかを指定する。比較器 6 17は、このカウンタ615からのカウントアップ信号 φCUPと水平方向探索範囲設定情報Aとを比較し、こ れらが一致したときにリセット信号Reを発生する(活 性状態とする)。

【0185】カウンタ616は、クロック信号CLKを 50 列における動作が32サイクルの動きベクトル評価動作

32カウントしたときにカウントアップ信号 φ32を発生し、また48カウントしたときにカウントアップ信号 φ48を発生する。カウンタ616は、その最大カウント値が48に設定され、サーチウィンドウの1列の画素 データが処理されたときにカウントアップ信号 φ48を発生する。クロック発生器618は、カウンタ616からカウントアップ信号 φ32が与えられると次にカウントアップ信号 φ48が与えられるまでクロック信号 φ48が与えられるまでクロック信号 φ48が与えられるまでクロック信号 φ32が発生される(活性状態とされる)までは、クロック発生器618はクロック信号 CLKに従って(同期して)クロック信号 φを発生する。このクロック発生器618からのクロック信号 φにより比較部3に含まれるカウンタ613(図39参照)のカウント動作が制御される。

【0186】図42に示す比較制御回路608の構成を 用いることにより、比較部3における動きベクトル探索 範囲の水平方向の範囲を容易に制御することができる。 図43は、図38に示す読出制御回路606の構成の一 例を示す図である。図43において、読出制御回路60 6は、参照画像メモリ602の読出アドレスを発生する アドレスカウンタ620と、水平方向探索範囲設定情報 Aに従ってこのアドレスカウンタ620の初期カウント 値およびカウント範囲を設定するアドレス制御回路62 1と、現画像メモリ604の読出アドレスを発生するア ドレスカウンタ622と、水平方向探索範囲設定情報A に従ってアドレスカウンタ622の動作タイミングおよ び初期アドレスを設定するアドレス制御回路623を含 む。アドレス制御回路621は、水平方向探索範囲情報 Aに従ってアドレスカウンタ620から発生されるアド レスのうち水平方向の画素データに関するアドレスの範 囲を設定する。アドレス制御回路623は、テンプレー トブロックの位置を示すポインタを発生してアドレスカ ウンタ622へ与える。テンプレートブロックの位置を 示すポインタ情報に従ってアドレスカウンタ622が読 出あしアドレスを生成し、テンプレートブロック画素デ ータが現画像メモリ604から読出される。アドレス制 御回路623は、この水平方向探索範囲設定情報Aに従 って、このアドレスカウンタ622へのテンプレートブ ロックの位置を示すポインタの発生タイミングがA・T に設定される。アドレスカウンタ620は、一方、アド レス制御回路621の制御の下に、参照画像メモリ60 2における列アドレス範囲がA倍に設定される。これに より、指定された水平方向探索範囲に応じて参照画像画 素データおよびテンプレートブロック画素データをそれ ぞれ所望のタイミングで読出すことができる。

【0187】なお、この図40に示す比較部の動作から明らかなように、水平方向探索範囲は、処理単位時間Tの整数倍で設定することもできるが、これはまた水平方向探索範囲を1列ずつ増加させることも可能である。各列における動作が3.2 サイクルの動きでクトル形圧動作

および16サイクルの次の列ベクトル評価のための参照 画像画素データ入力動作が行なわれ、この1列の動作を 単位として動きベクトル検出動作が行なわれているた , め、水平方向探索範囲を1列ずつ増減することもまた可 能である。この場合には処理単位を1列とし、水平方向 探索範囲情報Aを水平方向探索範囲を示す値とすること により、上述の構成をそのまま利用することができる。 以上のように、この発明の第4の実施例に従えば、動き ベクトルの水平方向探索範囲を変更することができ、処 理用途に応じて最適な水平方向探索範囲を設定すること 10 ができ、汎用性の高い画像符号化システムを容易に構築 することができる。

【0188】[実施例5]図44は、この発明の第5の 実施例である動きベクトル検出装置の全体の構成を概略 的に示す図である。図44において、動きベクトル検出 装置は、並列に設けられるA側演算部1aおよびB側演 算部1bを含む。A側演算部1aおよびB側演算部1b は、ともに先の実施例において説明したプロセッサアレ イ10および総和部12を含む(図1参照)。動きベク トル検出装置は、さらに、A側演算部1aが3つの予測 20 モードそれぞれに従って生成する評価関数値eva、e vbおよびevcを受け、それぞれについて最適動きべ クトルを決定する比較部3aと、B側演算部1bが複数 の予測モードに従ってそれぞれ生成した評価関数値 e v a、evbおよびevcをそれぞれ受けてそれぞれにつ いて最適動きベクトルを決定する比較部3bと、比較部 3 a および 3 b の出力する動きベクトルを交互に選択し てA側演算部1aおよびB側演算部1bそれぞれの動き ベクトルMVA、MVBおよびMVCを出力するセレク タ632と、外部から与えられるテンプレートブロック 画素データPXを処理単位サイクルごとに交互にA側演 算部1aおよびB側演算部1bへ与えるとともに、外部 から与えられるサーチウィンドウ画素データPYを共通 にA側演算部1aおよびB側演算部1bへ与える入力部 630を含む。A側演算部1aおよびB側演算部1b は、その水平方向探索範囲が-16~+15に設定され る。したがって、A側演算部1aおよびB側演算部1b は、それぞれ1つのテンプレートブロックの処理に2処 理単位時間、2 T必要とする。したがって、入力部63 0は、この1処理単位時間ごとに交互にテンプレートブ 40 ロック画素データを更新するとともにセレクタ632 は、この1処理単位時間Tごとに比較部3aおよび3b の出力する動きベクトルを切換えて出力する。

【0189】図45に示すように、サーチウィンドウブ ロック635は、テンプレートブロックNに関しては変 位ベクトル(0,-16)を有し、テンプレートブロッ クN+1については変位ベクトル (-16, -16) を 有する。テンプレートブロックNをたとえばA側演算部 1 a のプロセッサアレイに格納し、テンプレートブロッ

のA側演算部1aおよびB側演算部1bに共通にサーチ ウィンドウ画素データPYを印加すれば、並列に2つの テンプレートブロックについて動きベクトル探索動作を 行なうことができる。異なるのは、A側演算部1aとB 側演算部1bにおける動きベクトル検出動作開始タイミ ングである。図46にA側演算部1aおよびB側演算部 1 b の処理シーケンスを示す。図46に示すように、A 側演算部1aにおいてはテンプレートブロックNの水平 方向-16~-1についての動きベクトル探索動作が行 なわれているとき、B側演算部1bにおいては、テンプ レートブロックN-1について水平方向0~+15の範 囲において動きベクトル探索動作が行なわれる。テンプ レートブロックN-1の水平方向0~+15の動きベク トル探索動作が完了すると、このテンプレートブロック N-1についての動きベクトルが決定される。一方、A 側演算部1aにおいては、次の処理単位時間Tにおいて ブロックNについて水平方向0~+15において動きべ クトル検出動作が行なわれる。B側演算部1bにおいて は、入力部630を介してテンプレートブロックN+1 の画素データが格納され、このテンプレートブロックN +1の水平方向-16~-1についての動きベクトルの 検出動作が行なわれる。以降、処理単位時間TごとにA 側演算部1aおよびB側演算部1bのテンプレートブロ ック画素データが交互に更新される。比較部3aおよび 3 b においては、したがって処理単位時間 T ごとに各予 測モードに応じた動きベクトルを交互に決定して出力す る。セレクタ632はこの処理単位時間ごとに選択態様 を切換えて比較部3aおよび3bから出力された動きべ クトルを選択して出力する。

【0190】上述のように、2つの演算部および2つの 比較部を設け、異なったテンプレートブロックの画素デ ータを各演算部へ格納するとともに、同じサーチウィン ドウ画素データを共通に演算部へ与えることにより、パ イプライン的にテンプレートブロックの動きベクトル検 出動作を行なうことができ、高速で動きベクトル検出を 行なうことができる。すなわち、動きベクトル検出に実 際には2T必要とされても、見かけ上動きベクトルはT ごとに決定されるためである。図47は、演算部および 比較部の組が4組並列に設けられた場合の動作を示す図 である。この図47においては、水平方向探索範囲が一 32~+31に設定され、1つのテンプレートブロック についての動きベクトル検出には4Tの処理時間が必要 とされる。各演算部には異なるテンプレートブロックの 画素データが格納され、それぞれの演算部には共通に同 じサーチウィンドウ画素データが与えられる。この場 合、4つのテンプレートブロック画素データの処理がパ イプライン的に行なわれ、処理時間Tごとに演算部から 順次動きベクトルが決定されて出力される。したがって この場合においても、処理時間が4Tとなった場合にお クN+1の画素データをB側演算部1bに格納する。こ 50 いても動きベクトルを単位時間Tごとに出力することが

できる。

【0191】すなわち、処理単位時間をTとしてその水平方向探索範囲がA倍された場合、演算部および比較部をA組設け、各演算部に異なるテンプレートブロック画素データを格納することにより、A個のテンプレートブロックについての動きベクトル検出動作をパイプライン的に行なうことができる。なお、このパイプライン態様の動作について、テンプレートブロック画素データの更新時間は無視している。これは各処理単位時間ごとにテンプレートブロック画素データ更新時間の待合せを行ない、演算部においてテンプレートブロック画素データが格納された後にすべての演算部において動きベクトル検出動作が同じタイミングで開始/再開されるように構成されれば、容易にこの図46および図47に示す動きベクトル検出動作シーケンスを実現することができる。

【0192】図44に示す入力部630およびセレクタ632の構成としては、単に処理対象となるテンプレートブロックの数に応じてそのテンプレートブロック画素データの伝達経路が順次書換えられる構成が入力部630において設けられ、セレクタ632においては、その20処理単位時間Tごとに比較部の出力を順次選択する構成が用いられればよく、この構成は容易に実現することができる。またこの場合、テンプレートブロック画素データを現画像メモリから読出す構成は何ら処理単位時間Tでテンプレートブロック画素データを更新する場合と変更はなく、単に参照画像メモリからサーチウィンドウ画素データを読出す範囲が変更されるだけであり、これは第4の実施例の構成を利用することができる。30

【0193】以上のように、この発明の第5の実施例の 構成に従えば、複数の組の演算部および比較部を並列に 設け、これらの演算部および比較部の各組へ異なるテン プレートブロック画素データを与えるとともに、共通に サーチウィンドウ画素データを与え、各組で処理単位時 間ごとにテンプレートブロックを更新しているため、高 速で複数の予測モードに従って動きベクトルを検出する ことができる。また2組の演算部および比較部の構成が 用いられる場合においても、水平方向のベクトル探索範 囲を変更することができる (2 T処理時間ごとにテンプ 40 レートブロック画素を更新すればよい)ため、動きベク トルの水平方向探索範囲を容易に変更することができ る。さらに、演算部および比較部を1つのチップで構成 した場合、この1つのチップにおいて処理単位時間Tが 設定されている場合、A個のチップを並列に設けておけ ば、容易に水平方向探索範囲が異なる画像符号化システ ムへ適用することができる。各チップにおいて実施例4 の構成を設けておけばよいためである。

【0194】 [実施例6] 図48は、16行×16列に 配置された要素プロセッサを含むプロセッサアレイの全 50 60

体の構成を概略的に示す図である。図48においては、 要素プロセッサPEは、16行×16列に配置された画 素を有するテンプレートブロックの各画素に1対1対応 で配置される。すなわち、要素プロセッサPEは、サー チウィンドウ画素データを格納する1つのレジスタと、 テンプレートブロック画素データを格納する1つのレジ スタを含む (図3においてN=M=1)。 図48におい て、テンプレートブロックの各列に対応して配置される 線形プロセッサアレイLA0~LA15は、16個の要 素プロセッサPEと、32画素のデータを各々が格納す るデータバッファDL (DL0~DL15) を含む。図 48においては、後の説明の便宜上、線形プロセッサア レイLA0~LA15の各々は、上流側 (図48の上 部) に設けられる8個の要素プロセッサを含む要素プロ セッサグループPGiUと、下流側に設けられた8個の 要素プロセッサを含む要素プロセッサグループPGiL を含む (ただし、i=0~15)。線形プロセッサアレ イLA0~LA15において要素プロセッサは、1次元 的にテンプレートブロック画素データを一方方向に伝達 するように相互接続され、また線形プロセッサアレイL A0~LA15はサーチウィンドウ画素データPYを1 次元的に一方方向に沿って伝達するように相互接続され る。すなわち、要素プロセッサおよびデータバッファは シストリックアレイ状に配置される。

【0195】この図48に示す構成の場合、先に説明し た実施例4と同様の動作を行なうことができる。 すなわ ち、16行・16列に配置されたテンプレートブロック に対し垂直方向探索範囲を-16~+16として動きべ クトル探索を行なうことができる。このとき、水平方向 30 の探索範囲は先の実施例4と同様変更可能である。図4 9は、8行8列に配置された画素からなるテンプレート ブロックに対応して図48に示すプロセッサアレイを再 配置したときのプロセッサアレイ (演算部) の全体の構 成を概略的に示す図である。図49において、プロセッ サアレイ (演算部) は、各々が8行・8列に配置された 要素プロセッサを含む4つのプロセッサブロックPBA ~PBDを含む。プロセッサブロックPBAは、8列の プロセッサグループPG8U~PG15Uを含み、プロ セッサブロックPBBは、プロセッサグループPGOU ~PG7Uを含む。プロセッサブロックPBCは、プロ セッサグループPG8L~PG15Lを含み、プロセッ サブロックPBDは、プロセッサグループPGOL~P G7Lを含む。

【0196】プロセッサアレイは、2行・2列に配置されたプロセッサブロックを含み、プロセッサブロックの各列に対応してデータバッファDL0~DL15が分割される。すなわち、データバッファDL0~DL7がプロセッサブロックPBBおよびPBDに対応して設けられ、データバッファDL8~DL15がプロセッサブロックPBAおよびPBCに対応して配置される。データ

ては変位 (0, -8) であり、テンプレートブロックM Cに対しては、変位 (-8, -8) であり、テンプレートブロックMDに対しては、変位 (-16, -8) である。したがって、プロセッサブロックPBA~PBDそれぞれが並列にパイプライン的に動きベクトル検出動作を行なうために、4処理単位時間を処理時間とする。すなわち、図52に示すように水平方向33変位、および垂直方向33変位のサーチエリア(探索領域)において動きベクトル検出を行なう。 【0199】今、1つのプロセッサブロックにおける1

62

つのサーチウィンドウの動きベクトル検出動作を考え る。今、図53 (A) に示すように、サーチウィンドウ は40行・8列に配置された画素を備える。 最上部のサ ーチウィンドウブロックの変位がたとえば (-16, -16) であり、32回シフト動作を行ない、変位 (-1 6, +16) に到達した状態を考える。この場合、プロ セッサアレイにおいては、図53 (B) に斜線で示す8 画素のみが動きベクトル検出動作を受けるサーチウィン ドウ画素データとして残る。この斜線領域で示す8画素 をシフトアウトすれば、次の列における動きベクトルす なわち (-15, -16) に対する評価値を算出するこ とができる。4処理単位時間の各処理単位時間において 水平方向変位-16~-9、-8~-1、0~+7、お よび+8~+15についてそれぞれ動きベクトル検出動 作が行なわれる。この4処理単位時間における各処理単 位時間の異なる位相での動きベクトル検出動作をプロセ ッサブロックPBA~PBDそれぞれにおいて実行す る。

【0200】図54にプロセッサブロックにおける処理 動作シーケンスの一例を示す。処理単位時間 Tは (32 +8) $\times 8 = 320$ サイクルである。期間 t 1 において は、プロセッサブロックPBAにおいてテンプレートブ ロックNの水平変位-16~-9についての動きベクト ル検出が行なわれる。プロセッサブロックPBDにおい ては、テンプレートブロックN-3に対し水平方向変位 +8~+15の範囲においての動きベクトル検出が行な われる。プロセッサブロックPBCにおいては、テンプ レートブロックN-2に対し水平方向変位0~+7の範 囲においての動きベクトル検出が行なわれる。プロセッ サブロックPBDにおいては、テンプレートブロックN -1に対して水平方向変位-8~-1における動きベク トル検出が行なわれる。ここで、ブロックN-3、N-2、N-1、およびN、N+1、…は順次水平方向に沿 って配置される。プロセッサブロックPBAにおいて は、4処理単位時間経過後の時間 t 4 においてはブロッ クNに対する水平方向変位+8~+15における動きべ クトル検出動作が行なわれ、このテンプレートブロック Nに対する動きベクトルが決定される。プロセッサブロ ックPBBにおいては、時間t1においてテンプレート ブロックN-3の水平方向範囲+8~+15における動

バッファDL0~DL15の各々は、32画素のデータ を格納する。同じ列に配置されたプロセッサグループは すべて対応のデータバッファからサーチウィンドウ画素 データを入力する。たとえば、プロセッサグループPG OUおよびPGOLは、データバッファDLOからサー チウィンドウ画素データを入力する。上流側に設けられ たプロセッサブロックPBAおよびPBBのプロセッサ グループPGOU~PG15Uの各々は、対応のデータ バッファDL0~DL15から与えられるサーチウィン ドウ画素データを、その内部の要素プロセッサを介して 10 順次転送し、各最上流の要素プロセッサからシフトアウ トする。すなわち、プロセッサグループPGOU~PG 15Uの各々は、サーチウィンドウ画素データについて は、単に、直列にサーチウィンドウ画素データを転送す る動作を行ない、シストリックアレイは構成しない。一 方、下流側のプロセッサブロックPBCおよびPBDに ついては、プロセッサグループPGOL~PG7Lと対 応のデータバッファDL0~DL7がサーチウィンドウ 画素データを1次元的に一方方向にのみ転送するように シストリックアレイを構成するように相互接続される。 すなわち、プロセッサグループの最上流の要素プロセッ サからシフトアウトされるサーチウィンドウ画素データ は上流側の隣接列のデータバッファへ与えられる。同 様、プロセッサブロックPBCにおいても、プロセッサ グループPG8L~PG15LおよびデータバッファD L8~DL15がサーチウィンドウ画素データについて は1次元的に一方方向に沿ってのみ転送動作を行なうシ ストリックアレイを構成する。

【0197】テンプレートブロック画素データについて は、プロセッサブロックPBA~PBDの各々は、1次 30 元方向に沿ってのみ画像データ転送を行なうようにシス トリックアレイ状に要素プロセッサが相互接続される。 プロセッサブロックPBA~PBDの各々へは、異なる テンプレートブロックの画素データが与えられてそこに 格納される。図49においては、異なるテンプレートブ ロックを示すために、テンプレートブロック画素データ PXA~PXDがそれぞれプロセッサブロックPBA~ PBDへ与えられるように示される。次に動作について 説明する。テンプレートブロックのサイズが8行・8列 であり、またデータバッファDL0~DL15それぞれ 40 は、32画素のデータを格納するため、図50に示すよ うに、処理単位として、水平方向8変位、垂直方向33 変位をとる $(P \cdot (Q+R)$ が処理単位時間である)。 【0198】今、図51に示すように、プロセッサブロ ックPBA~PBDそれぞれにテンプレートブロックM A、MB、MCおよびMDそれぞれの画素データが格納 されており、またサーチウィンドウブロック650が格 納された状態を考える。サーチウィンドウブロック65 Oの変位は、テンプレートブロックMAに対しては変位 (8, -8) であり、テンプレートブロックMBに対し 50 きベクトル検出動作が行なわれ、その結果、テンプレートブロックN-3についての動きベクトルが決定される。次の期間 t 2 から新しいテンプレートブロックN+1についての動きベクトル検出動作が行なわれる。

【0201】プロセッサブロックPBCにおいては、期 間t2においてテンプレートブロックN-2の水平方向 変位+8~+15における動きベクトル探索動作が完了 し、このテンプレートブロックN-2についての動きべ クトルが決定される。次の期間 t 3 から新しいテンプレ ートブロックN+2についての動きベクトル探索が行な 10 われる。プロセッサブロック PBDについては、期間 t 3においてテンプレートブロックN-1についての動き ベクトル探索動作が完了し、このテンプレートブロック N-1に対する動きベクトルが決定される。次の期間 t 4から新しいテンプレートブロックN+3についての動 きベクトル検出動作が行なわれる。すなわち、プロセッ サブロック PBA~PBDにおいて1処理単位時間ずら して新しいテンプレートブロックについての動きベクト ル検出動作が開始される。各処理単位時間完了時におい て1つのテンプレートブロックについての動きベクトル 20 がプロセッサブロックPBA~PBDのいずれかの処理 結果により決定される。

【0202】上述のように、プロセッサアレイを4分割 することにより、また処理時間を4処理単位時間とする ことにより、4つのテンプレートブロックについてパイ プライン的に動きベクトル検出動作を行なうことができ る。なお上述の実施例においては、16行16列に配置 されたテンプレートブロック画素に対応して配置される 要素プロセッサを各々が8行・8列の要素プロセッサを 有する4つのプロセッサブロックに分割している。一般 30 に、要素プロセッサが1画素に対応する場合、P列・Q 行に配置された要素プロセッサを (P/b) 列・ (Q/ c) 行の要素プロセッサを有するプロセッサブロックに 分割し、プロセッサブロックをb列、c行に配置した場 合、データバッファがR個の画素データを格納する場 合、処理単位時間として (P/b)・{(Q/c)+ R) を用いれば、プロセッサブロックの各々は、b·c · (P/b) · (R+1) の変位ベクトルに対して評価 を行なって動きベクトルを検出することができる。この ときの処理時間はb·c·(P/b)・{(Q/c)+ 40 R) サイクルとなる。

【0203】[具体的な構成] 図55は、この発明の第6の実施例に用いられる動きベクトル検出装置の要部の構成を示す図である。図55においては、動きベクトル検出装置における演算部642の構成を示す。図55において、演算部642は4つのプロセッサブロックPBA~PBDと、データバッファ群DLAおよびDLBを含む。プロセッサブロックPBA~PBDはそれぞれ図49に示すものと同じ構成を備える。データバッファ群DLAは、図48および図49に示すデータバッファD50

L8~DL15を含み、データバッファ群DLBは、デ ータバッファDL0~DL7を含む。 テンプレートブロ ックのサイズに従ってこの演算部642の内部構成を変 更するために、接続制御回路644の出力する制御信号 に従ってテンプレートブロック画素データおよびサーチ ウィンドウ画素データの転送経路を切換えるセレクタS La~SLgが設けられる。セレクタSLa~SLgの 内部構成は後に詳細に説明する。接続制御回路644は この動きベクトル検出装置の演算部外部から与えられる モード指定信号 (テンプレートブロックサイズ指定信 号) φMに従ってセレクタSLa~SLgの接続を確立 する。この演算部642には、また入力部640から与 えられるサーチウィンドウ画素データ PXを接続制御回 路644の制御の下にプロセッサブロックPBA~PB Dへ選択的に分配するマルチプレクサ646が設けられ る。接続制御回路644は、この指定信号 φ M が 8 行 8 列のテンプレートブロックサイズを示すときには、処理 単位時間 (T) ごとにそのマルチプレクサ646の出力 経路を切換える。これにより処理単位時間Tごとに入力 部640から与えられる8行8列のテンプレートブロッ

ク画素データPXが、処理単位時間ごとに順次プロセッ

サブロックPBA~PBDへ与えられる。モード指定信 号φMが16行・1 6列のテンプレートブロックサイズ を指定するときには、接続制御回路644は、このマル チプレクサ646の所定の1つの出力のみを選択状態と してプロセッサブロックPBCへ与える。入力部640 へは、図示しない参照画像メモリおよび現画像メモリか らサーチウィンドウ画素データPYおよびテンプレート ブロック画素データPXが与えられる。テンプレートブ ロックが16行16列のサイズを有するとき、外部から は、4処理単位時間(4T)ごとにテンプレートブロッ ク画素データが与えられてプロセッサブロックPBA~ PBDのテンプレートブロック画素データの更新が行な われる。テンプレートブロックが8行・8列のサイズを 有する場合、処理単位時間Tごとに8行・8列のテンプ レートブロック画素データが与えられ、プロセッサブロ ックPBA~PBDがそれぞれ順次処理単位時間ごとに そのテンプレートブロック画素データの更新を受ける。 【0204】図56は、図55に示すセレクタSLbの 構成を概略的に示す図である。図56においては、スイ

構成を概略的に示す図である。図56においては、スイッチング素子は機械的スイッチで構成されるように示されるが、これらのスイッチング素子はトランスファゲートまたはトランスミッションゲートなどのトランジスタ素子で構成される。また、図56においては、テンプレートブロック画素データを転送する経路に関連する構成のみを示す。サーチウィンドウ画素データ転送のためのセレクタ部の構成は後に示す。セレクタブロックSLbは、プロセッサブロックPBAにおいて隣接する2つのプロセッサグループの入力と出力とを信号/øLAの活性化時に接続するスイッチング素子SWauと、信号/

φ L A の活性化時にプロセッサグループ 1 5 Uの入力 (このグループ 1 5 Uの最下流の要素プロセッサ) ヘテンプレートブロック画素データ P X A を与えるスイッチング素子 S W X a と、プロセッサブロック P B C において隣接する 2 つのプロセッサグループの入力と出力とを信号/φ L A の活性化時に接続するスイッチング素子 S W a 1 と、プロセッサブロック P B A および P B C の同一列に配置されたプロセッサグループの出力と入力とを信号φ L A の活性化時に接続するスイッチング素子 W b b と、プロセッサブロック P B A のプロセッサグループ 10 の出力をプロセッサブロック P B C の 1 列上位のプロセッサグループの入力へ接続するスイッチング素子 S W b a とを含む。

【0205】信号 φ L A は、16行・16列のテンプレ ートブロックサイズが指定されたときに活性状態とさ れ、信号/ φ L A は 8 行・ 8 列のテンプレートブロック サイズが指定されたときに活性状態とされる。プロセッ サグループPG8Uに対し、さらに信号/øLAの活性 化時に導通状態とされるスイッチング素子SWdが設け られる。プロセッサグループPG8Uの出力は、またス イッチング素子SWbbを介してプロセッサブロックP BCのプロセッサグループPG7Lの入力へ接続され る。プロセッサブロックPBBのプロセッサグループP G7UおよびプロセッサブロックPBCのプロセッサグ ループPG7Lへは、また信号/øLAに応答してテン プレートブロック画素データPXBおよびPXDをそれ ぞれ伝達するスイッチング素子SWXcおよびSWXd が設けられる。スイッチング素子SWXcおよびSWX dは、信号/φLAの活性化時に導通状態とされる。

【0206】プロセッサグループPG8Uの出力部にさ 30 ング素子STeを含む。 SWdが設けられる。このスイッチング素子SWdと同 様の構成のスイッチング素子がまたプロセッサグループ PG8Lの出力部にも設けられる(図56に示す)。こ のスイッチング素子SWdは、次段の回路でテンプレー トブロック画素データをさらに処理する場合に、直接こ のテンプレートブロック画素データをその次段回路へ与 えるために設けられる。この図56に示すようにプロセ ッサグループの入力部および出力部それぞれにスイッチ ング素子を設けることにより、容易にテンプレートブロ 40 ックのサイズに応じて要素プロセッサの配置を変更する ことができる。すなわち、テンプレートブロックのサイ ズに従って、プロセッサブロックPBA~PBDそれぞ れにおいてプロセッサグループがシストリックアレイ状 に接続されるかまたはプロセッサブロックPBA~PB D全体として1つのシストリックアレイを構成すること ができる。

【0207】図57は、図55に示すセレクタのサーチ ウィンドウ画素データ転送に関連する部分の構成を概略 的に示す図である。図57においても、スイッチング素 50

子は機械的スイッチで構成されるように示されるが、ま た、トランジスタ素子で構成される。セレクタSLa は、プロセッサブロックPBAに含まれるプロセッサグ ループPG8U~PG15Uの出力部にそれぞれ設けら れ、信号/ ø L A に応答して対応のプロセッサグループ の出力する画素データを出力ノードOTNへ伝達するス イッチング素子STaと、信号φLAに応答してプロセ ッサグループPG8U~PG15Uの出力する画素デー タを1列上流のデータバッファDL7~DL14の入力 部へ伝達するスイッチング素子STbを含む。信号/ ø LAは、先の図56において説明した信号/ øLAと同 様、8行・8列のテンプレートブロックサイズが指定さ れたときに活性状態とされてスイッチング素子STaを 導通状態とする。信号 φ L A は、16行・16列のテン プレートブロックサイズが指定されたときに活性状態と され、スイッチング素子STbを導通状態とする。

【0208】セレクタSLbは、プロセッサブロックPBAおよびPBCにおいて、同一列に配置されたプロセッサグループの出力と入力を信号 φ LAの活性化時に接続するスイッチング素子STcと、プロセッサグループPG8L~PG15Lの出力を1列上流に設けられたデータバッファDL7~DL14の入力に接続するスイッチング素子STdを含む。セレクタSLcは、データバッファDL8~DL15それぞれの出力部に設けられ、信号/φLAの活性化時に導通状態とされて対応のデータバッファDL8~DL15の出力する画素データを同一列に配置されたプロセッサブロックPBA内のプロセッサグループPG8U~PG15Uの入力(該グループにおける最下流の要素プロセッサ)へ伝達するスイッチング素子STeを含む。

【0209】ここで、プロセッサグループPG8Lの出 力部にはスイッチング素子STdは設けられていない。 プロセッサグループPG8LとデータバッファDL7と は、異なるテンプレートブロックに対応するプロセッサ ブロックに含まれており、したがってこのプロセッサグ ループPG8LからデータバッファDL7ヘサーチウィ ンドウ画素データを転送する必要がないためである。こ のプロセッサグループPG8Lの出力部には、信号/o LAの活性化時に導通状態とされるスイッチング素子S Taと同様のスイッチング素子が設けられる(図57に は示さず)。プロセッサブロックPBBおよびPBDに おいても、プロセッサブロックPBAおよびPBCにお けるセレクタSLaおよびSLbおよびSLcと同様の 構成が設けられる。このとき、データバッファDL7に は、セレクタSLgとして、信号/øLAの活性化時に 導通し、サーチウィンドウ画素データPYをそのデータ バッファ D L 7 の入力へ伝達するスイッチング素子が設 けられる。

【0210】図57においては、8行・8列のテンプレートブロックサイズが指定されたときのスイッチング素

子の導通/非導通状態が一例として示される。これらスイッチング素子の導通/非導通状態を信号 φ L A および / φ L A により確立することにより、テンプレートブロックサイズに対応するプロセッサ配置を得ることができる。なお、図57に示す構成においては、スイッチング素子STbはセレクタSLaに含まれるように示される。しかしながら、このスイッチング素子STbはセレクタSLbに設けられてもよい。図58は、この第6の実施例において用いられる動きベクトル決定部の構成を示す図である。図58においては、1つの予測モードに 10関連する部分の構成のみを示す。各予測モードに対応して図58に示す構成が基本的に設けられる(幾つかの回路部分の共用などの変更を行なうことはできる)。

【0211】図58において、動きベクトル決定部は、 プロセッサブロックPBA~PBDそれぞれに対応して 設けられ、対応のプロセッサブロックから与えられる評 価関数値成分の総和をそれぞれ求めることにより、評価 関数値を導出する総和部650a~650dと、総和部 650a~650dそれぞれに対応して設けられる1入 カ2出力のセレクタ652a~652dを含む。セレク タ652a~652dの各々は、信号φLAが非活性状 態にあり、8行・8列のテンプレートブロックサイズが 指定されたとき対応の総和部から与えられる評価関数値 をその第1の出力へ伝達し、信号 ø L A が活性状態であ り16行・16列のテンプレートブロックが指定された ときには与えられた評価関数値を第2の出力へ伝達す る。動きベクトル検出部は、さらに、セレクタ652a ~652dのそれぞれの第1の出力に対応して配置され る比較部654a~654dと、セレクタ652a~6 52dのそれぞれの第2の出力から与えられる評価関数 30 値を加算する加算部655と、加算部655の出力デー タを比較することにより16行・16列のテンプレート ブロックの動きベクトルを決定する比較部656と、比 較部654a~654dおよび656の出力データを、 信号

し

ATに従って選択するセレクタ658を含む。 比較部654a~654dおよび656は、それぞれ与 えられた評価関数値の最小値を選択して対応のテンプレ ートブロックについての動きベクトルを示すデータmv A~mvDおよびmvLを出力する。

セレクタ658は、16行×16列のテンプレートブロ ックが指定されたときには比較部656の出力する動き ベクトルデータをmvLを選択して出力する。8行・8 列のテンプレートブロックサイズが指定されたとき、セ レクタ658は比較部654a~654dの出力する動 きベクトルデータmvA~mvDを、順次、処理単位時 間ごとに選択して出力する。このセレクタ658へ与え えられる。この外部制御装置は、図55に示すモード指 リからそれぞれ所定のタイミングでサーチウィンドウ画 素データおよびテンプレートブロック画素データを読出 して演算部へ与えるとともに、このセレクタ658にお ける選択動作を制御する。この外部制御装置を備える動 きベクトル検出装置の全体の構成は、先に図38を参照 して説明した構成と同様の構成となり、ここでは示さな

【0213】 [変更例] 今、図59 (A) に示すよう に、16行・16列のサイズを有するテンプレートブロ ックにおいて水平および垂直方向いずれにおいても画素 をサブサンプリングする場合を考える。すなわち、図5 9 (A) において○印で示す画素について評価関数値の 成分導出が行なわれて、×印で示される画素については 評価関数値成分は導出されない。この場合、評価関数値 成分を導出する画素のみを抽出すれば、図59 (B) に 示すように8行・8列に配置された画素からなるテンプ レートブロックが得られる。サーチウィンドウデータに ついても同様水平および垂直方向両方向に沿ってサブサ ンプリングが行なわれる。サーチウィンドウ660は、 40行・8列に配置された画素を備える。このサーチウ ィンドウ660に含まれる画素はすべて評価関数値成分 が導出されるべき画素である。今、サーチウィンドウブ ロック661の変位ベクトルが (H, V) のとき、次の サイクルにおいては、図59 (D) に示すようにサーチ ウィンドウブロック 6 6 2 の変位ベクトルは (H, V+ 2) となる。すなわち、図59 (A) において、×印で 表わされる画素が省略されているためである。この変位 ベクトルの変化量は、列方向に沿っても2となる。した がって、図59 (B) に示すようなサブサンプリング画 像を用いて動きベクトルを検出する場合、その水平およ び垂直方向の動きベクトル探索範囲が水平方向15変 位、垂直方向65変位となり、等価的に動きベクトル探 索範囲が拡張される。これによりサブサンプリング画素 を用いている場合においても、動きベクトル探索範囲を 拡張してより正確な動きベクトル検出を行なうことがで きる。

【0214】なお、この2:1サブサンプリング画像は、言うまでもなく一般のサブサンプリング画像に拡張可能である。また、図56および図57に示す構成を一般の構成に拡張する場合、単に図の上方向にプロセッサ

ブロックPBAの構成がそのまま拡張されればよい。ま たさらに、上述の構成においては、テンプレートブロッ クのサイズに応じてプロセッサアレイを制御信号により 再配置可能としているが、適用される用途が予め固定的 に設定される場合には、以下の構成を利用することがで きる。すなわち、プロセッサグループおよびデータバッ ファのみを配置し、その用途に応じてサーチウィンドウ 画素データおよびテンプレートブロック画素データを伝 達する経路をマスク配線により設定する。同一チップを 用いて複数のテンプレートブロックサイズに容易に対応 10 することができる。

【0215】また、単に、16行・16列のテンプレー トブロックを8行・8列のテンプレートブロックに分割 するだけであり、動きベクトル検出部の構成のみを図5 8に示す構成とすれば、4つの8行・8列のテンプレー トブロックに対し同時に動きベクトル検出動作を行なう ことができる(この場合、すべてのテンプレートブロッ クについての変位ベクトルは同じ値となる)。以上のよ うに、この発明の第6の実施例の構成に従えば、テンプ レートブロックのサイズに従って演算部に含まれる要素 20 プロセッサの配置を変更可能となるように構成したた め、自由度の高い画像符号化システムを構成することが 可能となる。

[実施例7] 図60は、この発明の第7の実施例である 動きベクトル検出装置の要部の構成を示す図である。図 60においては、1つの要素プロセッサPEの構成を示 す。図60において、要素プロセッサPEは、それぞ れ、異なるテンプレートブロックの画素データを格納す るレジスタ (A) 660a およびレジスタ (B) 660 よびレジスタ (B) 660bの出力する画素データの一 方を選択して隣接する要素プロセッサまたはデータバッ ファへ伝達するセレクタ662と、信号

Aに応答して 隣接要素プロセッサまたは入力部から与えられるテンプ レートブロック画素データをレジスタ (A) 660aお よびレジスタ (B) 660bの一方へ与えるマルチプレ クサ661と、信号 ø A に応答してレジスタ (A) 66 0 a およびレジスタ (B) 660 b が格納しかつ出力す る画素データを選択して出力するセレクタ663と、隣 接要素プロセッサまたはデータバッファから与えられる 40 サーチウィンドウ画素データを格納するとともに図示し ないクロック信号に応答して隣接する要素プロセッサま たはデータバッファへ伝達するレジスタ664と、セレ クタ663の出力する画素データaとレジスタ664の 出力する(格納された)画素データbとの減算を行なう 減算器665と、減算器665の出力データの絶対値を とる絶対値演算器666を含む。

【0216】信号 φ A がレジスタ (A) 660 a を指定 する場合には、隣接要素プロセッサまたは入力部から与 えられたテンプレートブロック画素データPXがマルチ 50

プレクサ661を介してレジスタ (A) 660aへ与え られ、またこのレジスタ (A) 660a の格納するデー タまたは出力する画素データはセレクタ662により選 択されて隣接要素プロセッサまたは出力部へ与えられ る。このときには、セレクタ663は、レジスタ (B) 660bの格納する画素データ (または出力する画素デ ータ)を選択する状態にある。絶対値演算器666から 差分絶対値 | a - b | が評価関数値成分として出力さ れ、図示しない総和部において総和されて評価関数値が 生成される。レジスタ (A) 660a、レジスタ (B) 660bおよびレジスタ664は、その内部に転送ゲー トを備えるシフトレジスタの構成を備えていてもよく、 単にデータをラッチする構成を備え、データ転送部は要 素プロセッサ外部に配置される構成であってもよい。 【0217】この図60に示す構成においては、レジス タ(A) 660aおよびレジスタ(B) 660bの一方 に格納されたテンプレートブロック画素データを用いて 演算が行なわれる。他方のレジスタに対し別のテンプレ ートブロックの画素データが与えられて格納される。す なわち、1つのテンプレートブロックについての動きべ クトル検出動作の間に他方のレジスタに対し別のテンプ レートブロックの画素データのロード動作が行なわれ る。図61は、この図60に示す要素プロセッサを含む 動きベクトル検出装置における処理動作シーケンスの一 例を示す図である。以下、図61を参照してこの発明の 第7の実施例の処理動作について説明する。時間T1に おいては、レジスタ (A) に格納されたテンプレートブ ロックNの画素データを用いて演算操作(差分絶対値演 算)が行なわれ、図60に示すレジスタ664に格納さ bと、制御信号 ø A に従ってレジスタ (A) 6 6 0 a お 30 れたサーチウィンドウ画素データ P I を順次シフトする ことにより、このテンプレートブロックNに対する動き ベクトル検出動作が行なわれる。すなわち、図60に示 すセレクタ663は信号/φAによりレジスタ (A) に 格納された画素データを選択する状態に設定される。マ ルチプレクサ661およびセレクタ662は、信号 ø A によりレジスタ (B) を選択する状態に設定される。こ れにより、次に指示されるべきテンプレートブロック (N+1) の画素データが順次シフト動作によりレジス

タ (B) 660bに格納される。 【0218】期間T1が完了し、テンプレートブロック Nの動きベクトル検出動作が完了すると、そのときには 次に処理されるべきテンプレートブロックN+1の画素 データのロードは完了している。マルチプレクサ661 およびセレクタ662が、信号φΑに従ってレジスタ (A) 660aの選択状態に設定される。セレクタ66 3はレジスタ (B) 660bを選択する状態に設定され る。この状態においては、レジスタ (B) 660bに格 納されたテンプレートブロックN+1の画素データを用 いて動きベクトル検出動作が行なわれる。動きベクトル

検出動作時においては、参照画像メモリへのアクセスは

行なわれる(サーチウィンドウ画素データを演算部へシフトインする必要があるため)。しかしながらテンプレートブロック画素データを格納する現画像メモリへはアクセスは行なわれない。したがって、この間、次に処理されるべきテンプレートブロックの画素データを現画像メモリから読出して演算部へ与えることができる。すなわち、期間T2においてテンプレートブロックN+2の画素データのロードが行なわれ、この与えられた画素データがレジスタ(A)660aに順次格納される。

【0219】以降、期間T3、T4、T5およびT6に 10 おいて、レジスタ (A) 660aに対してはテンプレー トブロックN+2についての動きベクトル探索、テンプ レートブロックN+4の画素データのロード、テンプレ ートブロックN+4の動きベクトルの探索およびテンプ レートブロックN+6の画素データのロードが行なわれ る。レジスタ (B) 660bに対しては、期間T3~T 6それぞれにおいて、テンプレートブロックN+3の画 素データのロード、テンプレートブロックN+3の動き ベクトルの探索、テンプレートブロックN+5の画素デ ータのロードおよびテンプレートブロックN+5の動き ベクトルの検出が行なわれる。以上のように、テンプレ ートブロック画素データを格納するためのレジスタを各 要素プロセッサ内に2つ設け、一方のレジスタに格納さ れたテンプレートブロック画素データを用いて動きベク トル検出動作を行なっている間に他方のレジスタへ次に 処理されるべきテンプレートブロック画素データを格納 する。これにより、テンプレートブロックの画素データ の入力とテンプレートブロックについての動きベクトル 検出処理を並行して実行することができ、処理時間を大 幅に短縮することができる。

【0220】図62は、この発明の第7の実施例の動き ベクトル検出装置の全体の構成を概略的に示す図であ る。動きベクトル検出装置670は、サーチウィンドウ 画素データおよびテンプレートブロック画素データを入 力する入力部671と、この入力部671から与えられ たテンプレートブロック画素データおよびサーチウィン ドウブロック画素データに所定の演算を施して評価関数 値emvを生成する演算部672と、演算部672から の評価関数値emvに従って動きベクトルMVを決定す る比較部673を含む。図62においては、複数の予測 40 モードのうち1つの予測モードに従って決定される評価 関数値emvおよび動きベクトルMVのみを示す。演算 部672および比較部673は、それぞれ複数の予測モ ードに従って評価関数値および動きベクトルを検出す る。この演算部672におけるテンプレートブロック画 素データの格納を制御するために制御装置674が設け られる。制御装置674は、単位処理時間ごとに信号φ Aおよび/φAを交互に活性状態とし、演算部672に おいてテンプレートブロック画素データを入力するレジ スタを切換える。この制御装置674は、またサーチウ 50 い。 72

ィンドウ画素データを格納する参照画像メモリ675およびテンプレートブロック画素データを格納する現画像メモリ676に対するデータの読出動作をも制御する。この制御装置674の制御の下に、1つのテンプレートブロックについて参照画像メモリ675からサーチエリア内の画素データが入力部671へ与えられて演算部672に入力されている間、現画像メモリ676から次に処理されるベきテンプレートブロックの画素データが読出されて入力部671を介して演算部672へ与えられて

【0221】「変更例1]図63は、この発明の第7の 実施例の第1の変更例の構成を示す図である。図63に おいては、テンプレートブロック画素データを入力部6 71から受ける初段の要素プロセッサの構成を示す。し かしながら、他の要素プロセッサの構成もこの図63に 示す要素プロセッサの構成と同じである。図63に示す 要素プロセッサPEにおいては、テンプレートブロック 画素データを振り分けるためのマルチプレクサおよびセ レクタは設けられない。他の構成は図60に示す構成と 同じであり、対応する部分には同一の参照番号を付す。 入力部671と初段の要素プロセッサPEの間に、テン プレートブロック画素データを信号

Aに従ってレジス タ (A) 660a およびレジスタ (B) 660b の一方 へ伝達するマルチプレクサ675が設けられる。レジス タ (A) 660aの出力するテンプレートブロック画素 データは、シフト動作時においては隣接する要素プロセ ッサのレジスタ (A) へ与えられる。同様、レジスタ (B) 660bに格納されるテンプレートブロック画素 データは、シフト動作時には隣接する要素プロセッサの 30 レジスタ (B) 660bに与えられる。すなわち、入力 部671の次段に設けられたマルチプレクサ675によ り、レジスタ (A) 660aに格納されるテンプレート ブロック画素データの伝達経路とレジスタ (B) 660 bに格納されるテンプレートブロック画素データの経路 を切換える。要素プロセッサ間においては、レジスタ (A) はレジスタ (A) に接続され、レジスタ (B) は 同様レジスタ(B)に接続される。この図63に示す構 成の場合、要素プロセッサPE内にマルチプレクサおよ び隣接要素プロセッサ間のテンプレートブロック画素デ ータ転送のためのセレクタを設ける必要がなく、要素プ ロセッサの規模を低減することができる。

【0222】なお図63に示す構成においてはレジスタ (A) 660aおよびレジスタ (B) 660bは、単に データを格納する機能のみを備えるように示している が、これはシフトレジスタのようにデータシフト機能を 備えていてもよい。シフトレジスタ構成の場合、データ 転送時において一方のレジスタにおいてのみ転送動作を 行なうようにクロック信号が与えられ、他方のレジスタ へは画素データ転送のためのクロック信号は与えられない

[変更例2] 図64は、この発明の第7の実施例の第2 の変更例の構成を示す図である。図64においては、1 つの要素プロセッサのテンプレートブロック画素データ 格納用のレジスタ660aおよび660bの構成を示 す。他の構成は図60および図63に示す要素プロセッ サのそれと同じである。

【0223】図64 (A) において、レジスタ (A) 6 60aは、クロック信号 ø1Aに応答して下流の隣接要 素プロセッサまたは入力部から与えられるテンプレート ブロック画素データを伝達するトランスファゲート67 10 6 a と、トランスファゲート676 a を介して与えられ たテンプレートブロック画素データをラッチするラッチ 677aと、クロック信号/φ1Aに応答してこのラッ チ回路677aの格納する画素データを上流の隣接要素 プロセッサまたは出力部へ伝達するトランスファゲート 678aを含む。レジスタ (B) 660 bは、クロック 信号φ1Bに応答して下流の隣接要素プロセッサまたは 入力部から与えられたテンプレートブロック画素データ を伝達するトランスファゲート676bと、このトラン スファゲート676bを介して与えられた画素データを 20 ラッチするラッチ回路677bと、ラッチ回路677b のラッチする画素データをクロック信号/ ø 1 Bに応答 して上流の隣接要素プロセッサまたは出力部へ伝達する トランスファゲート678bを含む。演算部(減算器お よび絶対値回路) ヘテンプレートブロック画素データを 与えるセレクタ663へは、ラッチ回路677aおよび 677bがそれぞれラッチする画素データが与えられ る。信号 φ A が レジスタ (A) 6 6 0 a を指定するとき セレクタ663はラッチ677aがラッチする画素デー 定するとき、セレクタ663はラッチ677bのラッチ する画素データを選択する。

【0224】図64に示すレジスタ (A) 660aおよ びレジスタ (B) 660bの構成は、本質的にシフトレ ジスタである。これらのレジスタ660aおよび660 bの入力部を相互接続し、またその出力部を相互接続す る。テンプレートブロック画素データをロードすべきレ ジスタに対してのみクロック信号

の1Aおよび/

の1A (またはφ1Bおよび/φ1B) が与えられる。 ラッチ する画素データが演算処理される場合には、クロック信 40 号 φ 1 B および / φ 1 B (または φ 1 A および / φ 1 A) はともに非活性状態のローレベルとされ、その内部 のラッチはレジスタ外部と分離される。これにより、一 方のレジスタのテンプレートブロック画素データ転送動 作が他方のレジスタに格納された画素データに影響を及 ぼすのを防止することができる。次にこの図64 (A) に示す要素プロセッサの動作をその動作波形図である図 64 (B) を参照して説明する。

【0225】レジスタ(A)にテンプレートブロック画 素データをロードする際には、信号φ1Aおよび/φ1 50 施例に従えば、要素プロセッサ内に異なるテンプレート

74

Aが順次ハイレベルとされる。クロック信号 ø Aおよび / ø Aは互いに重なり合わない2相のクロック信号であ る。レジスタ (B) 660bに対するクロック信号 ø1 Bおよび/ø1Bがともにローレベルとされ、トランス ファゲート676bおよび678bはともにオフ状態と 677bのラッチする画素データを選択して演算部へ与 える。これにより、ラッチ677bすなわちレジスタ

(B) に格納されたテンプレートブロック画素データを 用い動きベクトル検出動作が行なわれる。この動きベク トル検出動作中に、クロック信号 01 Aおよび/ 01 A が順次活性状態とされて別のテンプレートブロック画素 データのシフトイン/シフトアウト動作が行なわれる。 クロック信号φ1Aがハイレベルとなると、トランスフ ァゲート676aがオン状態とされ、一方、このとき、 信号/φ1Aはローレベルであり、トランスファゲート 678aはオフ状態にある。したがって下流の隣接要素 プロセッサまたは入力部から与えられたテンプレートブ ロック画素データがラッチ677aにラッチされる。次 いでクロック信号 φ 1 Αがローレベルとなり、トランス ファゲート676aがオフ状態とされ、クロック信号/ φ1Aがハイレベルとされ、トランスファゲート678 aがオン状態とされ、ラッチ677aに格納された画素 データが上流の隣接要素プロセッサまたは出力部へ伝達 される。これにより、レジスタ (A) 660 a を介して 順次次に処理されるべきテンプレートブロック画素デー タを転送して対応のレジスタ (A) 660aにテンプレ ートブロック画素データを格納することができる。

【0226】レジスタ (B) 600b に格納された画素 タを選択する。信号φAがレジスタ (B) 660bを指 30 データを用いて動きベクトル検出動作が完了すると、こ のときにレジスタ (A) 660aには既に次の処理され るべきテンプレートブロック画素データは格納されてい る。この状態において、クロック信号 φ 1 A および/ φ 1Aをともにローレベルとし、トランスファゲート67 6aおよび678aをともにオフ状態とする。同時にセ レクタ663を信号 φ A によりレジスタ (A) 660 a の選択状態に設定する。これにより、レジスタ (A) 6 60aに格納されたテンプレートブロック画素データを 用いた動きベクトル検出動作が行なわれる。このとき、 今度はクロック信号・1Bおよび/・1Bが順次ハイレ ベルとされて次に処理されるべきテンプレートブロック 画素データのレジスタ (B) 660bへの格納が行なわ れる。

> 【0227】この図64に示す構成の場合、単にシフト レジスタ構成を備えるレジスタを用いているだけであ り、テンプレートブロック画素データの転送経路を切換 えるためのマルチプレクサおよびセレクタを設ける必要 はない。したがって、要素プロセッサの規模をより低減 することができる。以上のように、この発明の第7の実

ブロックの画素データを格納する2つのレジスタを設け、これら一方のレジスタに格納された画素データを用いての動きベクトル検出動作と並行して他方のレジスタへ次に処理されるベきテンプレートブロック画素データを格納する(ロードする)ように構成したため、テンプレートブロック画素データ入力と動きベクトル検出動作を並行して行なうことができ、テンプレートブロック画素データの更新に要する時間を見かけ上なくすことができ、動きベクトル検出の処理時間を大幅に短縮することができる。

【0228】[実施例8]図65は、この発明の第8の 実施例の動きベクトル検出装置の要部の構成を示す図で ある。図65においては、動きベクトル検出装置の動き ベクトルを検出する比較部の構成を示す。図65におい て、比較部は、演算部で算出された評価関数値 e v のう ち最小の評価関数値を格納するレジスタ680と、レジ スタ680に格納された評価関数値と与えられた評価関 数値を比較する比較器682と、与えられた評価関数値 を有する変位ベクトルを表わす情報を発生するカウンタ 684と、最小の評価関数値に対応する変位ベクトルを 20 動きベクトル候補として格納するレジスタ686と、比 較器682からの等値指示信号 ø e g に応答して活性化 され、カウンタ684の出力するカウント値およびレジ スタ686に格納された変位ベクトル値を受けて優先順 位を判定する優先順位判定回路690と、比較器682 からの与えられた評価関数値が小さいことを示す信号。 smlと優先順位判定回路690からの更新指示信号の rwに応答してレジスタ680および686の内容の更 新する更新制御回路688を含む。更新制御回路688 は信号φsmlおよびφrwの一方が活性状態のときに 30 レジスタ680および686の内容を更新する。

【0229】カウンタ684は、通常の2進カウンタであってもよく、また水平方向ベクトルHおよび垂直方向ベクトルVを表わすカウント値をそれぞれ別々に発生するカウンタであってもよい。水平方向および垂直方向のベクトル値をそれぞれ別々に示すカウンタの場合、垂直方向探索範囲の大きさに従ってカウント値が設定され、その垂直方向ベクトルカウンタが所定値をカウントアップしたときに水平方向ベクトルカウンタのカウント値が1増分される。いずれの構成が利用されてもよい。優先40順位判定回路690は、3つの優先順位判定基準を実現可能なように構成され、用いられる用途に応じてこれらの3つの優先範囲順位判定基準のうちの1つが選択され、選択された優先順位基準に従って優先順位判定を行なう。

【0230】図66および図67は、図65に示す優先順位判定回路690において利用される第1の優先順位判定基準を一覧として示す図である。図66および図67においては、水平方向探索範囲が-16~+15、垂直方向探索範囲が-16~+16の場合の優先順位判定50

76

基準が示される。図66には水平方向のHベクトルが 0 または負の領域の優先範囲判定基準が示され、図67においては、水平方向変位ベクトルHの正の値のときの優先順位判定基準が示される。この図66および図67に示す第1の優先順位判定基準の場合、変位ベクトルの優先順位は、P(H, V)=|H|+|V|に従って設定される。評価関数値が同じ値のとき、この優先順位評価値P(H, V)が小さいときに優先順位が高いとされ、高い方の優先順位を有する変位ベクトルが動きベクトル 6 候補として選択される。

【0231】この図66および図67に示す優先順位判定基準の場合、優先順位判定基準において真裏の領域(ベクトル0,0)が最も優先順位が高くされ、この中央部から離れるに従って優先順位が低くされる。図68 および図69は、図65に示す優先順位判定回路の第2の優先順位判定基準を示す図である。図68および図69においても、水平方向 $-16\sim+15$ および垂直方向 $-16\sim+16$ を動きベクトル探索範囲とする場合の優先順位評価値が一覧にして示される。この図68および図69に示す優先順位判定基準の場合、変位ベクトル(H,V)の優先順位評価値P(H,V)は、P(H,V)=|H|+(-V+16)で表される。優先順位評価基準値P(H,V)が小さいほど高い優先順位が与えられる。

【0232】この図68および図69に示す優先順位判定基準の場合、変位ベクトル(0,16)が最も高い優先順位が与えられ、そこから離れるに従って優先順位が低くされる。すなわち、サーチエリアにおいて中央最下端部が最も優先順位が高くされる。図70および図71は、図65に示す優先順位判定回路の第3の優先順位判定基準を示す図である。図70においては、この第3の優先順位判定基準における水平方向が負の領域の優先順位判定基準値を示し、図71には、探索範囲の水平方向の正の領域における優先順位評価基準値を示す。この第3の優先順位判定基準においては、優先順位評価値P(H,V)は、

P (H, V) = |H| + (V+16)

で表される。優先順位評価値P(H, V)の値が小さい変位ベクトルに対しより高い優先順位が与えられる。この第3の優先順位判定基準に従えば、水平方向中央部において垂直方向最上端部(垂直方向変位ベクトル:Vベクトルの値が最も小さな変位ベクトル)に対し最も高い優先順位が与えられる。優先順位判定基準として上述のように3つの判定基準を設けることにより、以下に述べるように、動きベクトル検出のための垂直方向の探索範囲の拡張に容易に対応することができる。

【0233】図72(A)は、1つのチップCH1で動きベクトル検出装置が構成される状態を示す。この状態においては、第1の優先順位判定基準に従って変位ベクトルの優先順位の判定が行なわれる。この場合、図72

(B) に示すように、動きベクトル探索範囲SARにおいては、優先順位がH++Vに従って判定されるため、その中央部の変位ベクトル(ベクトル(O

0))が最も高い優先順位を与えられる。したがって、 テンプレートブロックの真裏のサーチウィンドウブロッ クに対し最も高い優先順位が与えられることになる。動 きベクトル探索範囲を垂直方向に2倍に拡張する場合に は、図73 (A) に示すように、2つの動きベクトル検 出装置チップCH2およびCH3を用いる。動きベクト ル検出装置チップCH2へは、探索範囲の上半分のサー 10 チウィンドウ画素データPYUが与えられ、この探索範 囲の上半分について動きベクトル検出はこの動きベクト ル検出装置チップCH2において行なわれる。動きベク トル検出装置チップCH3に対しては、探索範囲の下側 半分のサーチウィンドウ画素データPYLが与えられ、 探索範囲の下側半分の領域についての動きベクトル検出 が行なわれる。動きベクトル検出装置チップCH2およ びCH3に対しては共通に同じテンプレートブロック画 素データPXが与えられる。動きベクトル検出装置チッ プCH2においては、第2の優先順位判定基準に従って 20 変位ベクトルの優先順位判定が行なわれ、動きベクトル 検出装置チップCH3においては、第3の動きベクトル 判定基準に従って変位ベクトルの優先順位判定が行なわ れる。

【0234】この場合、図73 (B) に示すように、動 きベクトル検出装置チップCH2においては、その探索 範囲の水平方向中央部でかつ垂直方向最下端部の変位べ クトルに対し最も高い優先順位が与えられる。一方、動 きベクトル検出装置チップCH3においては、探索範囲 において水平方向中央部、垂直方向最上部の変位ベクト 30 ルに対し最も高い優先順位が与えられる。したがって、 図73 (A) に示す比較部CMPで動きベクトル検出装 置CH2および動きベクトル検出装置CH3が検出した 動きベクトルからその評価関数値に従ってさらに最適べ クトルを判定することにより、拡張された動きベクトル 探索範囲に対しても、真裏の位置の変位ベクトルに対し 最も高い優先順位を与えた優先順位判定を行なった動き ベクトル検出を行なうことができる。したがって動きべ クトル探索範囲の垂直方向拡張時においても常に変位べ クトル (0,0)を中心とする優先順位に従って動きべ 40 クトル検出を行なうことができ、テンプレートブロック により近いサーチウィンドウブロックを予測画像ブロッ クとして指定する動きベクトル選択を行なうことができ る。また、2つの動きベクトル検出装置チップを用いる ことにより、垂直方向の探索範囲が2倍に拡張された場 合においても、2つの動きベクトル検出装置チップを並 列に動作させることによりその動きベクトル検出に要す 時間は拡張前において必要とされた処理時間と同じであ り、高速処理が可能となる。

【0235】ここで、垂直方向についての動きベクトル 50 る加算器709を含む。セレクタ706は、モード指定

探索範囲は、2倍に限らず、3倍、4倍と容易に拡張することができる。この動きベクトルの垂直方向探索範囲を拡張する場合、単位となる垂直方向の探索範囲が $-\alpha$ $\sim+\alpha$ の場合、第2の優先順位判定基準はP(H,V) = $|H|+(-V+\alpha)$ と表現され、第3の優先順位判定基準は、 $|H|+(V+\alpha)$ で表される。この3つの優先順位判定基準それぞれを備える優先順位判定回路を、チップの用途に応じて別々に形成することはできるが、以下に説明するように、単に制御信号に従って、これらの3つの優先順位判定基準のうちの1つを利用することもできる。図74は、図65に示す優先順位判定回路の構成の一例を示す図である。

【0236】図74において、優先順位判定回路690 は、処理中のサーチウィンドウブロックの変位ベクトル を示すデータm v を出力するカウンタ 6 8 4 および動き ベクトル候補を格納するレジスタ686からのベクトル MVaをタイミング信号φtimに従って順次時分割的 に選択するセレクタ701と、セレクタ701から与え られたベクトルのうち水平方向ベクトル成分を抽出して その絶対値を生成するH絶対値回路702と、セレクタ 701から与えられたベクトルデータから垂直方向成分 Vの絶対値を示すデータを生成するV絶対値回路703 と、セレクタ701から与えられたベクトルの垂直方向 ベクトル成分Vを抽出するV抽出回路704と、セレク タ701から与えられたベクトルの垂直方向成分の符号 を反転した値、-Vを生成する-V抽出回路705を含 む。これらの回路702~705は、カウンタ684の 出力するベクトル情報が、単に2進カウント値である場 合、それぞれ内部にH成分およびV成分を生成するデコ ーダ回路を備えていてもよい。またカウンタ684が、 H成分およびV成分をそれぞれ別々に生成する構成の場 合には、単にこれらの回路702~705は対応の成分 を受けて所望の演算処理を行なって必要とされるデータ を生成する。また回路703および705は、V抽出回 路704の出力を受けるように構成されてもよい。この 場合、V絶対値回路703は、V抽出回路704の出力 するデータを受ける絶対値回路で置き換えられ、- V抽 出回路705は、V抽出回路704の出力するデータの 符号反転を行なう符号反転回路で置き換えられる。

【0237】優先順位判定回路690は、さらに、V抽出回路704の出力する垂直成分データVと一V抽出回路705の出力する符号反転された垂直方向成分-Vの一方をモード指定信号 ϕ modaに従って選択するセレクタ706と、セレクタ706の出力するデータと一定値16(= α)を加算する加算器707と、V絶対値回路703の出力するデーターV|と加算器707の出力するデータの一方をモード指定信号 ϕ modbに従って選択するセレクタ708と、セレクタ708の出力するデータとH絶対値回路702の出力するデータを加算する加算器709を含む。セレクタ706は、モード地学

信号φmodaが第2の優先順位判定基準を指定すると きにはーV抽出回路705の出力するデーターVを選択 し、信号φmodaが第3の優先順位判定基準を指定す るときにはV抽出回路704の出力するデータVを選択 する。セレクタ708は、モード指定信号φmodbが 第1の優先順位判定基準を指定するときにはV絶対値回 路703の出力するデータ | V | を選択し、第2または 第3の優先順位判定基準を指定するときには加算器70 7の出力するデータを選択する。

【0238】優先順位判定回路690は、さらに、タイ 10 ミング信号φtimに従って加算器709の出力をその 2出力の一方または他方へ伝達するマルチプレクサ71 0と、マルチプレクサ710の一方および他方出力にそ れぞれ対応して設けられるレジスタ711および712 と、レジスタ711および712の格納するデータの大 小を比較する比較器 7 1 3 を含む。比較器 7 1 3 から更 新制御信号 ørwが生成される。このマルチプレクサ7 10は、タイミング信号 øtimに従って、時分割的 に、この加算器709の出力データをレジスタ711お よび712へ格納する。すなわち、タイミング信号 ø t 20 imがカウンタ684のカウント値を選択する状態に設 定されたとき、セレクタ701がカウンタ684のカウ ント値を選択し、一方、マルチプレクサ710は加算器 709の出力をレジスタ712へ伝達する。一方、この タイミング信号 φtimがレジスタ686の出力するデ ータMV a を選択する状態に設定されたときには、マル チプレクサ710は、このタイミング信号øtimに従 って加算器709の出力するデータをレジスタ711に 格納する。これにより、レジスタ711には、レジスタ 686の格納する動きベクトル候補の優先順位判定基準 30 値が格納され、レジスタ712には、カウンタ684の 出力する現在処理中のサーチウィンドウブロックの変位 ベクトルの優先順位評価基準値データが格納される。レ ジスタ711および712にそれぞれ優先順位評価基準 値データが格納された後に比較器713が大小比較を行 なう。処理中のサーチウィンドウブロックの変位ベクト ルの優先順位評価基準値が、レジスタ686に格納され ている動きベクトル候補の変位ベクトルの優先順位評価 基準値よりも小さい場合には、比較器713から活性状 態の更新制御信号φrwが出力される。

【0239】図75は、図74に示す優先順位判定回路 の動作シーケンスの一例を示す図である。図75におい ては、1つの優先順位判定動作サイクルのみを示す。モ ード指定信号φmodaおよびφmodbは、それぞれ 予め所定の状態に設定され、対応の動きベクトル検出装 置が従うべき優先順位判定基準が設定される。レジスタ 686の格納された動きベクトル候補の評価関数値とカ ウンタ684の出力する変位ベクトルの評価関数値とが 等しいことが示されたとき、この優先順位判定回路が活

グ信号φtimが活性状態とされる。タイミング信号φ t i mが時刻Taにおいてハイレベルに立上がると、セ レクタ701がレジスタ686に格納されたそれまでに 与えられている最小の評価関数値を備える動きベクトル データを選択する。このレジスタ686からのデータに 従って所定の優先順位評価基準値算出動作が行なわれ、 時刻Taにおいてレジスタ711の格納データが確定状 態とされる。

【0240】時刻Tbにおいてタイミング信号øtim がローレベルになると、セレクタ701がカウンタ68 4の出力するデータを選択する。このカウンタ684の 出力するデータに従って所定の優先順位評価基準値算出 判定動作が行なわれ、その算出された優先順位評価基準 値がレジスタ712に時刻Tbにおいて格納される。レ ジスタ712の内容が確定すると、時刻Tcにおいて比 較器713の比較動作が行なわれ、時刻Tcにおいてこ の比較器713から出力される更新制御信号 ørwの状 態が決定される。時分割多重で優先順位評価基準値を生 成することにより、装置規模を低減することができる。 図76は、タイミング信号発生部の構成を示す図であ る。図76に示すように、タイミング信号発生回路71 5は、図65に示す比較器682からの等値指示信号φ e q に応答して所定の期間活性状態/非活性状態となる タイミング信号 φtimを出力する。このタイミング信 号発生回路715は、たとえばこの等値指示信号φeq に応答して動作可能状態とされる発振回路(たとえばリ ングオシレータ)で構成される。図76には、さらにこ の等値指示信号 φ e q に応答して優先順位判定回路の各 構成要素を活性状態とする活性制御信号 φactを発生 する活性制御回路716を示す。この活性制御回路71 6により、優先順位判定回路690は、優先順位判定動 作が必要とされるときのみ動作状態とされ、消費電流を 低減する。

【0241】なお図74に示す構成において、優先順位 評価基準値を格納するレジスタ711および712の入 力部に設けられるマルチプレクサ710を用いずに、レ ジスタ711および712ヘタイミング信号 ø t i mが 直接与えられる構成が利用されてもよい (図64 (A) の構成参照)。以上のように、この発明の第8の実施例 の構成に従えば、動きベクトル探索範囲に応じて変位べ クトルの優先順位が変更可能となるように構成したた め、垂直方向について動きベクトル探索範囲が拡張され た場合においても、変位ベクトル(0,0)に対する優 **先順位を最も高くして動きベクトル検出動作を行なうこ** とが可能となり、最適な動きベクトルを、拡張された動 きベクトル探索範囲においても選択することができる。 【0242】[実施例9]図77は、この発明の第9の 実施例である動きベクトル検出装置の全体の構成を概略 的に示す図である。この図77に示す構成においては、 性状態とされる。この活性状態とされたときにタイミン 50 フレームを単位として画素を符号化する場合の構成が示

される。図77において、動きベクトル検出装置は、サ ーチウィンドウ画素データPYとテンプレートブロック 画素データPXとを受け、与えられたデータPYおよび PXを、それぞれ所定のタイミングで出力する入力部2 と、入力部2から与えられた画素データに基づいて複数 の予測モード (本実施例では3つ) に従って複数の評価 関数値 (差分絶対値) を算出する整数精度演算部1と、 この演算部1から与えられた評価関数値に従って複数の 予測モードそれぞれに対して最適な動きベクトルを決定 する比較部3を含む。整数精度演算部1は、先のたとえ 10 ば図1等において説明した演算部と同じ構成を備える。 この整数精度演算部1は、ブロック動きベクトル予測モ ード、奇数フィールドブロック予測モード、および偶数 フィールドブロック予測モードに従って各サーチウィン ドウブロックの変位ベクトルについての評価関数値を算 出する。比較部3は、この整数精度演算部1から与えら れた各予測モードに対する評価関数値それぞれの最小値 に対応する変位ベクトルを予測モードそれぞれの動きべ

クトルと決定する。

【0243】動きベクトル検出装置は、さらに、比較部 3における最小値検出に応答して、その最小値の評価関 数を与える変位ベクトルにより表現されるサーチエリア 内の領域 (予測画像領域) を検出し、この予測画像領域 を水平および垂直両方向に1画素ずつ拡張された分数精 度(1/2画素精度)評価用予測画像領域を格納する分 数精度予測画像メモリ722と、整数精度演算部1から 与えられるテンプレートブロック画素データを格納する テンプレートブロックメモリ724を含む。予測画像メ モリ722は、複数の予測モードそれぞれに対する予測 画像領域画素データを格納する。すなわち、予測画像メ モリ722においては、テンプレートブロックおよびサ ーチウィンドウブロックのサイズが16行・16列の画 素であるとき、ブロック予測モードに従って決定された 動きベクトルにより指定されるサーチウィンドウブロッ クを含む18行・18列の画素データを格納する領域 と、奇数フィールドブロック予測モードおよび偶数フィ ールドブロック予測モードそれぞれに従って決定された 動きベクトルが指定する領域の奇数フィールド画素およ び偶数フィールド画素それぞれに対応する16列・8行 を囲む18列・10行の予測画像領域の画素データを格 40 納する領域を備える。

【0244】動きベクトル検出装置は、さらに、テンプレートブロックメモリ724に格納されたテンプレートブロック画素データと予測画像メモリ722に格納されたブロック予測モードにより決定された予測画像ブロックに含まれる画素データとを受け、分数精度(1/2画素精度)で所定の演算処理を行ない分数精度(1/2画素精度)での各変位ベクトルに対する評価関数値を生成する1/2画素精度演算部726と、テンプレートブロックメモリ724に格納されたテンプレートブロック画 50

82

素データと予測画像メモリ722に格納された奇数フィ ールドブロック予測モードに対応する予測画像領域の画 素データおよび偶数フィールドブロック予測モードによ り決定された予測画像領域に含まれる画素データとを受 けてそれぞれ1/2画素精度で所定の演算を行なって評 価関数値を生成する1/2画素精度演算部738と、1 /2画素精度演算部726から出力される評価関数値の 最小値を求めることによりブロック動きベクトル予測モ ードによる分数精度での動きベクトルを決定する比較部 730と、1/2画素精度演算部738からの評価関数 値に従って最小値を検出し、奇数フィールドブロック予 測モードおよび偶数フィールドブロック予測モードそれ ぞれに対する動きベクトルを検出する比較部732を含 む。1/2画素精度演算部738は、奇数フィールドブ ロック予測モードによる動き分数精度での動きベクトル 検出動作と偶数フィールドブロック予測モードに従う動 きベクトル検出動作を時分割的に実行する。この動作に ついては後に詳細に説明する。動きベクトル検出装置 は、さらに比較部3から出力される複数の予測モードそ れぞれに従って決定された動きベクトルと比較部730 および732から与えられる分数精度での複数の予測モ ードそれぞれに対応する動きベクトルとを受け、ブロッ ク予測モードに従うブロック動きベクトルVB、奇数フ ィールドブロック予測モードに従って決定された動きべ クトルVo、および偶数フィールドブロック予測モード に従って決定された動きベクトルVeを出力する。セレ クタ734が設けられているのは、比較部732から時 分割的に奇数フィールドブロック予測モードによる動き ベクトルVoおよび偶数フィールドブロック予測モード 30 に従う分数精度の動きベクトルが与えられるためであ

【0245】図78に示すように、1/2画素精度での 動きベクトル検出時においては、整数精度演算部1によ り複数の予測モードそれぞれに対して決定された動きべ クトルを中心とするその8近傍点の評価関数値を算出す る。この整数精度での動きベクトル位置の評価関数値を 含む9近傍の評価関数値のうち最小の評価関数値を与え るベクトルを動きベクトルと決定する。すなわち、評価 点 (-1/2, -1/2)、(0, -1/2)、(+1)/2, -1/2), (-1/2, 0), (0, 0),(1/2, 0), (-1/2, 1/2), (0, 1/2)2) 、および (1/2, 1/2) の9評価点を用いて動 きベクトル決定動作を行なう。図79は、この1/2画 素精度で動きベクトル検出操作を行なう際に用いられる 予測画像領域の画素の分布を示す図である。図79に示 すように、動きベクトルが指定する予測画像領域742 から正および負の水平方向ならびに正および負の垂直方 向それぞれに1画素ずつ拡張された領域740に含まれ る画素データが用いられる。この領域740に格納され る画素データ (図79において○印で示す) から1/2

画素精度での演算精度に用いられるための画素データが 生成される(図79に×印で示す)。1/2画素精度で の変位ベクトルの評価関数値算出時においては、図79 に示す×印で表わされる画素データのみが用いられる。 この×印で示す画素データとテンプレートブロック画素 データとにより図78に示す変位ベクトルそれぞれに対 する評価関数値が生成される。

【0246】ここで、領域740は、テンプレートブロックのサイズが16行・16列の画素を含む場合、18行・18列の画素を含む。偶数フィールドブロック予測 10モードおよび奇数フィールド予測モード時においては、テンプレートブロックは8行・16列のサイズを備える。したがってこの場合には領域740は、10行・16列の画素を含む。図80は、図77に示す予測画像メモリ722の1つの予測画像領域の画素データを格納するメモリの構成を示す図である。以下の説明においては、ブロック予測モードに従って決定された動きベクトルに対応する予測画像領域の画素データを格納する記憶装置の構成および動作について説明する。これは、容易に偶数フィールド予測モードおよび奇数フィールド予測 20モードの予測画像領域の画素データを格納する記憶装置の構成に適用することができる。

【0247】図80において、予測画像メモリ722 は、整数精度演算部1から与えられるサーチウィンドウ 画素データPYを所定時間遅延する遅延回路721と、 この遅延回路721から出力される画素データを格納す るメモリ772と、メモリ772のデータの書込および 読出を制御する書込/読出制御回路774を含む。メモ リ772の出力ノードDOは、図77に示す1/2画素 精度演算部726に接続される。メモリ772は、スタ 30 ティック・ランダム・アクセスメモリであってもよく、 またダイナミック・ランダム・アクセスメモリであって もよい。ダイナミック・ランダム・アクセス・メモリの 場合、ページモードまたはスタティックコラムモードな どの高速アクセスモードが用いられる。書込/読出制御 回路774は、メモリ772への書込アドレスを発生す る書込アドレス発生回路781と、メモリ772の読出 アドレスを発生する読出アドレス発生回路783と、こ のメモリ772の読出モードおよび書込モードを指定す る信号を発生する制御回路786と、この制御回路7840 6の制御の下に、書込アドレスおよび読出アドレスの一 方を選択してメモリ772のアドレス入力ノードAへ与 えるセレクタ784を含む。

【0248】書込アドレス発生回路781は、図77に示す比較部3の出力するラッチ指示信号Rφに応答して書込アドレスを発生する。このラッチ指示信号Rφは、比較部3において、そこに格納されている動きベクトル候補の評価関数値およびベクトルの更新が行なわれるときに活性状態とされる(たとえば図65の比較部に含まれる更新制御回路688の更新制御信号に対応する)。

このラッチ指示信号R φが活性状態とされたときには、 魯込アドレス発生回路 7 8 1 の魯込アドレスは初期値に リセットされる。魯込アドレス発生回路 7 8 1 は、たと えば 0 番地から順次書込アドレスをクロック信号 φ c k に応答して発生する。このクロックφ c k は整数精度演算部 1 におけるサーチウィンドウ画素データのシフト動作を行なうために用いられる信号である。読出アドレス 発生回路 7 8 3 も、同様に、0 番地から順次読出アドレス を発生する。セレクタ 7 8 4 は、制御回路 7 8 6 がデータ書込を指示している場合には、書込アドレス発生回路 7 8 1 からの書込アドレスを選択してメモリ 7 7 2 へ 与える。制御回路 7 8 6 が、読出モードを指示している 場合には、セレクタ 7 8 4 は読出アドレス発生回路 7 8 3 からの読出アドレスを選択してメモリ 7 7 2 へ与える。

【0249】制御回路786は、サーチウィンドウ画素 データ転送クロック信号 φ c k に応答してメモリ 7 7 2 へのデータ書込のタイミングおよびデータの読出タイミ ングを決定する信号を発生する。制御回路786は、ま た、動作モード指示信号 ø RWに応答して、メモリ77 2の書込動作モードおよび読出動作モードを指定し、か つメモリ772を選択状態とするチップイネーブル信号 (チップセレクト信号)を発生する。制御回路786へ 与えられる動作モード指示信号 ø RWは、外部に設けら れたコントローラから与えられてもよい。また、たとえ ば比較部3に含まれる変位ベクトル情報生成用のカウン タがカウントアップを行なったときにカウントアップ信 号を発生し、このカウントアップ信号を動作モード指定 信号 φ RWとして利用してもよい。比較部3に含まれる 変位ベクトル情報生成のためのカウンタのカウント値が 所定のカウント値に達するまでは1つのテンプレートブ ロックに対する評価関数値の導出が持続的に実行されて いるためである。動きベクトル検出動作期間中は、メモ リ772への書込動作を行ない、1つのテンプレートブ ロックについての動きベクトルが決定したとき、整数精 度演算部においては新たなテンプレートブロック画素デ ータが格納されるため、これと並行して次のテンプレー トブロックに対するサーチウィンドウの画素データが格 納されるため (1つのテンプレートブロックについての 評価関数値のみが生成される場合)、このとき並行して メモリ772から画素データを読出す構成とすれば、整 数精度演算部への所望のデータロード時にこの予測画像 メモリ722から予測画像領域のデータを読出すことが できる。次に動作について説明する。

【0250】今、図81に示すように、サーチウィンドウが、48画素行・16列画素の大きさを備え、マクロブロック(テンプレートブロックおよびサーチウィンドウブロック)が16画素行・16画素列の大きさを備える場合を考える。サーチウィンドウブロック742について評価関数値算出動作が行なわれているとする。この

サーチウィンドウブロック742に対する分数精度の動 きベクトルを求めるために必要とされる領域は、この領 域742を含む18画素・18画素の領域748であ る。ここでは、ブロック予測モードに従った動きベクト ル検出動作について説明する。領域748は、サーチウ ィンドウ画素データP0~P325を含む。図82に示 すように、サーチウィンドウデータ転送用クロック信号 φ c k は、サーチウィンドウ画素データの各転送時に発 生される。クロック信号 φ c k が 1 つ発生されると、サ ーチウィンドウ画素データが、1画素分シフトアウトさ 10 れる。サーチウィンドウブロック742に対する評価関 数値算出動作時においては、図80に示す遅延回路72 1の出力データは、画素 P 0 に対応するデータである。 ここで、遅延回路721は、サーチウィンドウ740a の1列の画素転送に要する時間に等しい遅延時間を与え る。サーチウィンドウブロック742の評価関数値がそ れまでに得られている評価関数値のうちで最小である場 合には、比較部からラッチ指示信号R φ (評価関数値更 新指示信号) が発生される (活性状態とされる)。この ラッチ指示信号 Rφに応答して、図80に示す書込アド 20 レス発生回路の書込アドレスが初期値0にリセットされ る。このリセットされた初期値0のアドレスに画素デー タPOが書込まれる。以降、信号R φ が活性状態とされ ない限り、連続して18画素のデータ、すなわちP1… P17がメモリ772のアドレス1~17の位置に格納 される。次に、不要データの書込を禁止するために、書 込アドレス発生回路781は、30クロック期間、すな わち、30 φ c k の期間休止状態となり、メモリ772 は書込禁止状態となる。この書込禁止の休止期間は、制 御回路786が、活性状態のラッチ指示信号Rφが与え 30 られてから18回クロック信号 φ c k をカウントした後 30 φ c k 期間メモリ 7 7 2 を非選択状態とする構成が 利用される。ただしこの間においては、ラッチ指示信号 Røは活性状態とされていないものとする。このいずれ かの期間においてラッチ指示信号Roが活性状態とされ た場合には、先に説明したように、書込アドレス発生回 路781の書込アドレスは初期値0にリセットされる。

85

【0251】30クロック期間(30φckサイクル期間)が経過すると、再び書込アドレス発生回路781が書込アドレスを発生する。このときの書込アドレスは、40アドレス18であり、このアドレス18の位置に画素データP18が格納される。この画素データP18が遅延回路721(図80参照)から与えられる場合には、サーチウィンドウ740bに移行している。テンプレートブロック変更時には、サーチエリアは、1マクロブロックサイズ(16列)正の水平方向へシフトする。したがって、動きベクトルを与えるマクロブロックがサーチエリアの境界に接している場合においても、分数精度の動きベクトル検出に必要な画素データはすべて得ることができる。この場50

合、後に説明するようにサーチエリア外部の画素データは無視される構成が利用されてもよい。また、テンプレートブロック変更時においては、同様サーチウィンドウ画素データがシフトアウトされる。このとき、メモリ772への書込動作を禁止しておけば、次のテンプレートブロックの最初の変位ベクトル動作検出完了後、遅延回路721からは、サーチエリアの1列前の先頭の画素データが出力される。したがって、特に遅延回路721においては、その内容をテンプレートブロック更新時にリセットする必要なく、整数精度演算部から出力されるサーチウィンドウ画素データをそのまま利用することができる。

86

【0252】上述の一連の動作により、メモリ772に は、常に、動きベクトル候補となる変位ベクトルに対応 するサーチウィンドウブロックの画素データのみが格納 される。奇数フィールド画素データおよび偶数フィール ド画素データを格納する場合には、同様の構成を用い て、図83に示すように、クロック信号信号φckの1 サイクルおきにクロック信号ockaおよびockbが 発生されて、それぞれが奇数フィールド画素データおよ び偶数フィールド画素データを書込むためのクロック信 号として利用されればよい。偶数フィールド用書込アド レス発生回路と奇数フィールド画素データのための書込 アドレス発生回路へは、それぞれ、奇数フィールド予測 モードに従って動きベクトル検出動作を行なう比較部か らのリセット信号Roが与えられ、また偶数フィールド 予測モードに従って動きベクトル検出を行なう比較部か らリセット信号Rφが与えられる。この構成により、複 数の予測モードそれぞれに従って所望の分数精度での動 きベクトル検出に必要な画素データを格納することがで

【0253】 テンプレートブロックメモリ724へは、 整数精度演算部1からそのテンプレートブロック画素デ ータ更新時に順次出力されるテンプレートブロック画素 データが順次格納される。図84は、図77に示す1/ 2画素精度演算部726および738の構成の一例を示 す図である。図84においては、1/2画素精度演算部 726および738が同じ構成を備えるため、1/2画 素精度演算部726の構成のみを示す。図84におい て、1/2画素精度演算部726は、予測画像メモリ7 22から与えられるサーチウィンドウ画素データを受け て分数精度の評価値算出に必要とされる予測画像を生成 する分数精度予測画像生成回路802と、分数精度予測 画像生成回路802で生成された予測画像の画素データ とテンプレートブロックメモリ724から与えられるテ ンプレートブロック画素データPXとの差分絶対値和を 求める差分絶対値和回路804と、差分絶対値和回路8 04の出力値のうち最小の差分絶対値和を与える変位べ クトルを検出する比較部806を含む。

【0254】分数精度予測画像生成回路802は、複数

88

の予測画像データを並列に生成する。この構成について は後に詳細に説明する。差分絶対値和回路804も、ま た、動きベクトル候補となる変位ベクトルに対する評価 値を並列態様で生成する。比較部806は、差分絶対値 和回路804から与えられる複数の差分絶対値和と図7 7に示す比較部3における整数精度での動きベクトルの 評価関数値のうち最小の値に対応する変位ベクトルを動 きベクトルと決定する。次に、この図84に示す各回路 の具体的構成について説明する。 1/2 画素精度での動 きベクトル検出のためには、図85に示すように、着目 画素Pに対し、その8近傍Q1~Q4およびQ6~Q9 の画素データを補間により求める必要がある。サーチウ ィンドウ画素データをP1~P9とし、この水平方向隣 接列画素間の転送期間をThとし、隣接行間における遅 延時間をHv (18Th:分数精度におけるサーチウィ ンドウブロックサイズが18画素×18画素の場合)と する。分数1/2画素精度演算部726および738に 対しては、図85に示す画素P1~P9に対応するデー タが与えられ、内部で補間データQ1~Q9が生成され

87

【0255】図86は、図77に示す1/2画素精度演 算部の具体的構成を示す。1/2画素精度演算部726 (または738) は、与えられたサーチウィンドウ画素 データを1Hv期間遅延する遅延回路835aと、この 遅延回路835aの出力するデータをさらに1Hv期間 遅延する遅延回路835bを含む。この2段の縦続接続 された遅延回路835aおよび835bにより、図85 に示す各行に対応するデータを発生する経路が形成され る。1/2画素精度演算部726 (または738) は、 さらに、入力サーチウィンドウ画素データPを1Th期 30 間遅延する遅延回路836aと、この遅延回路836a の出力データをさらに1 T h 期間遅延する遅延回路83 6 d と、1 H v 遅延回路 8 3 5 a の出力データを 1 T h 期間遅延する遅延回路836bと、遅延回路836の出 カデータを1 T h 期間遅延する遅延回路836 e と、1 Hv遅延回路835bの出力データを1Th期間遅延す る遅延回路836cと、遅延回路836cの出力データ を1 T h 期間さらに遅延する遅延回路836 f を含む。 これらの1 Th遅延回路36 a~836 fにより、補間 に必要とされるサーチウィンドウ画素データが生成され 40 る。

【0256】1/2画素精度演算部726(または738)は、さらに、入力サーチウィンドウ画素データPと1Th遅延回路836aの出力データを加算しかつ係数(1/2)を乗算する加算シフト回路830aを含む。加算シフト回路830aは、係数(1/2)の乗算を、1ビット下位方向への画素データビットのシフト動作により実現する。この1/2画素精度演算部726(または738)は、さらに、1Th遅延回路836aの出力データと1Th遅延回路836eの出力データに対し加50

算シフト動作を実行する加算シフト回路830bと、1 Th遅延回路836bの出力データと1Th遅延回路8 36eの出力データとに対し加算シフト動作を実行する 加算シフト回路836cと、1Th遅延回路835aの 出力データと1Th遅延回路836bの出力データとに対し加算シフト回路830d と、1Th遅延回路835bの出力データと1Th遅延回路830d と、1Th遅延回路835bの出力データと1Th遅延回路83 5cの出力データとに対し加算シフト動作を実 行する加算シフト回路830eと、1Th遅延回路83 5cの出力データと1Th遅延回路836fの出力データとに対し加算シフト回路830eと、1Th遅延回路83 5cの出力データと1Th遅延回路836fの出力データとに対し加算シフト動作を実行する加算シフト回路830a~8 30fとを含む。これらの加算シフト回路830a~8 30fにより、4画素間の補間データを生成するための データが生成される。

【0257】1/2画素精度演算部726 (または73 8) は、さらに、加算シフト回路830aの出力データ と加算シフト回路830dの出力データとに対し加算シ フト動作を実行する加算シフト回路830gと、1Th 遅延回路836aの出力データと1Th遅延回路836 bの出力データとに対し加算シフト動作を実行する加算 シフト回路830hと、加算シフト回路830bの出力 データと加算シフト回路830cの出力データとに対し 加算シフト動作を実行する加算シフト回路830iと、 1Th遅延回路836bの出力データと1Th遅延回路 835aの出力データとに対し加算シフト動作を実行す る加算シフト回路830jと、1Th遅延回路836e の出力データと1Th遅延回路836bの出力データと に対し加算シフト動作を実行する加算シフト回路830 kと、加算シフト回路830dの出力データと加算シフ ト回路830eの出力データとに対し加算シフト動作を 実行する加算シフト回路8301と、1Th遅延回路8 36 bの出力データと1 Th遅延回路836 cの出力デ ータとに対し加算シフト動作を実行する加算シフト回路 830mと、加算シフト回路830cの出力データと加 算シフト回路830fの出力データとに対し加算シフト 動作を実行する加算シフト回路830nとを含む。これ ら加算シフト回路830gないし830nから、図85 に示す補間画素データQ9~Q6およびQ4~Q1の位 置にある画素データが生成される。

【0258】差分絶対値和回路804は、加算シフト回路830g~830lの出力Q9~Q6およびQ4~Q1とテンプレートブロック画素データAとを受け、与えられた信号の差分絶対値和を求める差分絶対値和回路804a~804hを含む。サーチウィンドウブロック画素データPとテンプレートブロック画素データAとは真裏の状態の関係にある。差分絶対値和回路804a~804hはそれぞれ変位ベクトル(分数精度での)に対応しており、それぞれ固有のコードが付されている。比較部806へ、また整数精度での検出された動きベクトルに対応する評価関数値evmが与えられる。比較部80

とができる。

6は、この差分絶対値和回路804a~804hの出力および評価関数値evmを受けて、最小の値を与える差分絶対値和を検出し、この最小の差分絶対値和に対応する変位ベクトルを分数精度での動きベクトルと決定する。

【0259】図86に示す構成において、差分絶対値和 回路が、1または4つだけ設けられ、時分割的に活性化 されて加算シフト回路830g~830nの出力データ が順次加算および累算される構成が利用されてもよい。 また、上述の構成においては、1/2画素精度で動きべ 10 クトルを検出している。1/4画素精度などのより細か な分数精度の動きベクトルを検出する構成が利用されて もよい。また、評価点は9点であるが、さらに多くの評 価点が利用される構成が用いられてもよい。図87は、 この発明の第9の実施例における動きベクトル検出装置 の動作シーケンスを示す図であり、横軸に時間を示す。 整数精度演算部1および比較部3においてN番目のブロ ック (テンプレートブロック) についての処理を行な い、動きベクトル検出動作が行なわれる。このテンプレ ートブロックNの整数精度での検出された動きベクトル 20 に従って、1/2画素精度での動きベクトル検出が行な われる。テンプレートブロックNについてのフレームの 分数精度での動きベクトル検出動作が行なわれ、これと 並行してテンプレートブロックN(サブテンプレートブ ロック) の奇数フィールドについての分数精度での動き ベクトル検出が行われる。奇数フィールドの分数精度で の動きベクトル検出が完了すると、次いでこのブロック Nの偶数フィールドの動きベクトルが分数精度で検出さ れる。

【0260】一方、整数精度演算部1においては、次の 30 テンプレートブロックN+1についての整数精度での動 きベクトル検出動作が実行される。このブロックN+1 についての動きベクトル検出動作が完了すると、再びブ ロックN+1についてのフレームおよび奇数フィールド についての分数精度での動きベクトル検出動作が実行さ れる。奇数フィールドの分数精度での動きベクトル検出 が完了すると、偶数フィールドについての分数精度での 動きベクトル検出動作が実行される。上述のように整数 精度演算部1の動作と1/2画素精度演算部726およ び738の動作をパイプライン化することにより整数精 40 度演算部1の動作と1/2画素精度演算部726および 738の演算動作を互いに時間的に切離して実行するこ とができ、演算操作に対するタイミング要件に余裕を持 って、分数精度での動きベクトル検出を実行することが できる。また、この場合においても、整数精度演算部1 と、1/2画素精度演算部726および738とは互い に並列に動作しており、高速で分数精度での動きベクト ル検出を行なうことができる。

【0261】なお、整数精度演算部1における整数精度 この場合、たとえば図89に示すように、テンプレートでの動きベクトル検出動作時においては、サーチウィン 50 ブロックMB(0,0)に対しては、その破線で囲む領

ドウ画素データがそこから出力される。この場合、1/2 画素精度演算部738が評価関数値算出動作を行なっているときに、予測画像メモリ722のサーチウィンドウ画素データが整数精度演算部1から与えられるサーチウィンドウ画素データにより書替えられることが考えられる。この場合、整数精度演算部1と予測画像メモリ722の格納データが1/2 画素精度演算部1から与えられるサーチウィンドウ画素データによりこの多いできる。またこのようなバッファを設けておけば、整数精度での演算とのタイミング条件を緩和することができ、余裕を持って整数精度の演算

および分数精度の演算をそれぞれ並列熊様で実行するこ

90

【0262】なお、上述の実施例においては、予測モー ドとしてはブロック予測モード、偶数フィールド予測モ ードおよび奇数フィールド予測モードを想定している。 しかしながら、フィールド単位での画素の符号化が行な われる場合、ブロック予測モード、上半分予測モードお よび下半分予測モードに従って動きベクトルを検出する ことができ、このような予測モードに対してもこの第9 の実施例の構成はそのまま利用することができる。上半 分ブロック予測モードおよび下半分ブロック予測モード に対する画素データの予測画像メモリへのデータの書込 の期間が変更を受けるだけである。以上のように、この 発明の第9の実施例の構成に従えば、整数精度演算部か ら与えられるテンプレートブロック画素データおよびサ ーチウィンドウ画素データを用いて分数精度での動きべ クトル検出を行なうように構成しているため、複数の予 測モードそれぞれに対して分数精度での動きベクトルを 行なうことができ、より最適な動きベクトルを選択する ことができ、精度の高い動きベクトル検出を行なうこと ができる。

【0263】[実施例10]図88は、現画面を5×5の25個のマクロブロック(テンプレートブロック)MB(0,0)~MB(4,4)に分割した際のテンプレートブロックの位置を示す図である。テンプレートブロックの位置を、符号MBの下に、左上のテンプレートブロックを原点として水平および垂直方向に正の方向に沿ったベクトルで示す。テンプレートブロックMB(0,0)~MB(4,4)はそれぞれ16画素行・16画素列の構成を備える。動きベクトル検出動作時においては、現画面画像のテンプレートブロックすべてについて動きベクトル検出が行なわれる。各テンプレートブロックについて動きベクトル探索範囲は同じに設定される。この場合、たとえば図89に示すように、テンプレートブロックMB(0,0)に対しては、その破線で囲む傾

域10には、サーチウィンドウ画素が存在しない。した がってこの領域810に含まれる画素を対象とする動き ベクトル検出動作は禁止する必要がある。以下にこの発 明の第10の実施例である、動きベクトル探索範囲を限 定する方法および構成について説明する。

【0264】図90は、処理単位として利用される探索 範囲の構成を示す図である。単位探索範囲は、水平方向 16変位、垂直方向33変位に設定される。この単位探 索範囲における動きベクトル評価関数値算出に必要とさ れるサイクルは1処理時間T (33・16=768サイ クル)である。この単位探索範囲において、全禁止信号 Ialが与えられたとき、その探索範囲における変位べ クトルの評価が禁止される(水平方向および垂直方向い ずれについても)。図91 (A) に示すように、上半分 禁止信号Iuphが活性状態とされたとき、単位探索範 囲812における上半分の領域、すなわち垂直方向のベ クトル (Vベクトル) が-の値 (-1~-16) の領域 における変位ベクトル評価が禁止される。また下半分禁 止信号IIwhが活性状態とされたとき、単位探索範囲 812における下半分の領域8121、すなわち垂直方 20 向変位が1~+16の正の領域における評価が禁止され る。

【0265】図91 (B) に示すように、1/2画素精 度の評価時においては、上半分禁止信号Iuphが与え られたとき、その垂直方向のベクトル-1/2を有する 変位ベクトルが探索範囲から除外される。同様、下半分 禁止信号 Inwhが活性状態とされたとき、1/2画素 精度動きベクトル評価時において、垂直方向変位ベクト ルが+1/2の領域は評価対象から排除される。図92 に示すように、左半分禁止信号IIfhが与えられたと き、整数精度での動きベクトル評価時においては、この 単位探索範囲における変位ベクトルの評価はすべて行な われる。しかしながら、1/2画素精度での動きベクト ル算出時において、整数精度での動きベクトルがこの単 位探索範囲812の一番左端の領域8121に存在する 場合、水平方向-1/2のベクトル成分 (Hベクトル) を有する変位ベクトルの評価が除外される。

【0266】垂直成分-1/2を生成するための画素は この探索範囲領域812の外部に存在し、所望の補間画 素データを生成することができないためである。同様、 図93に示すように、右半分禁止信号 Irthが活性状 態とされたとき、探索範囲812において水平方向につ いて左端の領域812rのベクトルのみを評価対象とし て動きベクトル検出を行なう。領域812rのベクトル が最適ベクトルすなわち動きベクトルとして選択された 場合、分数精度 (1/2画素精度) 演算部において水平 正方向の分数精度ベクトル (1/2画素精度ベクトル) は評価対象から除外される。5種類の禁止信号 I a 1、 Iuph、Ilwh、IlfhおよびIrthを用いる ことにより、1つのテンプレートブロックについての動 50 テップS1)、次いで、ステップS2およびS3におい

きベクトル探索範囲を正確な画素データのみが存在する 領域に設定することができる。次に、動きベクトル探索 範囲制限の具体的動作について説明する。

92

【0267】まず、水平方向16変位、垂直方向33変 位の範囲を単位探索範囲とする。整数精度演算部の構成 は第4の実施例の場合と同様とする。すなわち16行・ 16列に配置された要素プロセッサと、各々が32画素 のデータを格納するデータバッファ列とを用いて整数精 度での動きベクトル探索動作を行なう。この場合、処理 単位時間Tは、16× (16+32) = 768サイクル である。今、水平方向探索範囲を上述のごとく-16~ +15.5、垂直方向探索範囲を-16~+16とす る。この場合、整数精度変位ベクトルは水平方向成分H として-16~+15を含み、これらの整数精度変位べ クトルに対する評価には、2処理単位時間、2T必要と される。また、このとき、分数精度演算部は、1/2画 素精度で動きベクトル検出動作を行なうものとする。

【0268】今、図88に示す現画面左上端のテンプレ ートブロックMB (0, 0) に対する動きベクトル検出 を行なう場合を考える。この場合、テンプレートブロッ クMB(0,0)の左側および上側領域には画素は存在 しない。したがってこれらの領域に対する動きベクトル 評価を以下の様にして排除する。図94に示すように、 最初の処理単位時間下において、水平方向-16~-1 の範囲において動きベクトル探索が行なわれる。この処 理時間内においては、図95 (A) に示すように、領域 815には、画素データが存在しないため、この領域8 15における動きベクトル探索動作は禁止される。 すな わち、全禁止信号が発生され、領域815における変位 30 ベクトルの評価が禁止される。次の処理単位時間Tにお いては、水平方向変位0~+15の領域における変位べ クトルの評価が行なわれる。この場合、図95 (B) に 示すように、領域816において、垂直方向の変位が-1~-16の領域817aには画素は存在しない。した がってこの場合にはまず、領域817aにおける変位べ クトルが評価対象から除外される。また、1/2画素精 度での動きベクトル検出を行なう場合、領域817bに おける画素のみを用いる必要がある。したがって、1/ 2 画素精度での予測画像作成時において、水平方向変位 が-1/2の変位ベクトルに対しては画素データが存在 しないため、この領域に対する分数精度での変位ベクト **ル評価は禁止される。したがって、このときには、左禁** 止信号が活性状態とされる。これにより、全探索範囲に おいて、現画面内に存在する画素データのみを用いて動 きベクトル検出を行なうことができる。

【0269】図96は、テンプレートブロックMB (0,0)に対する分数精度(1/2画素精度)での動 きベクトル探索時の動作を示すフロー図である。まず、 整数精度での動きベクトル (H, V) が検出される (ス

て、この動きベクトル (H, V) の水平成分 H および V が 0 であるか否かの判別が行なわれる。ステップ S 2 に おいて、整数精度動きベクトルの水平成分 H が 0 である と判定されたとき、左禁止信号が与えられているため、ステップ S 4 において、分数精度予測時において、水平 方向負成分 (水平方向-1/2) の変位ベクトルは評価 対象から除外される。一方、ステップ S 3 において、垂 直成分 V が 0 であると判定されたとき、現画面の最上端 部のマクロブロックを中心として分数精度予測画像が生成されるため、このとき現画面に含まれない画素を含む 10 垂直方向負成分 (-1/2) の変位ベクトルは、評価対象から除外される (ステップ S 5) 。水平成分 H および 垂直成分 V がともに 0 でない場合には、整数精度の動き ベクトルを中心として分数精度の変位ベクトルすべてが 評価対象とされる (ステップ S 6) 。

【0270】現画面上端のブロックをテンプレートブロ ックMB (1, 0)、MB (2, 0)、およびMB (3,0)に対しては、垂直成分 V が負の変位ベクトル に対する評価が禁止される。したがって、図97に示す ように、全評価期間において、上禁止信号のみが活性状 20 態とされる。現画面の上右端のテンプレートブロックM B(4,0)に対しては、図98(A)に示すように、 最初の処理単位時間において、上禁止信号が活性状態と される。この状態においては、図98 (B) に示すよう に、最初の探索領域815において、上半分の領域81 7 c (垂直方向変位が負の領域) における動きベクトル 探索動作が禁止される。次の処理単位時間においては、 上禁止信号および右禁止信号がともに活性状態とされ る。この状態においては、図98 (C) に示すように、 次の探索領域816において、上半分領域817aにお 30 ける変位ベクトルの評価が禁止される。下側の領域 (垂 直成分Vが0以上の領域)817bにおいては、この領 域817bの左端の領域に存在する変位ベクトルに対し てのみ評価が行なわれる。すなわち、H=0かつV≥0 の変位ベクトル (H, V) に対する評価動作のみが行な われる。これにより、テンプレートブロックMB (4, 0) に対する整数精度での、画面画像画素データのみを 用いた動きベクトルが決定される。次いで、この決定さ れた整数精度の動きベクトルに従って、分数精度での動 きベクトルが決定される。この分数精度での動きベクト ル検出動作は、図99に示す処理ステップを含む。

【0271】図99のステップS20~S22に示すように、最初の処理単位時間において、垂直方向の変位ベクトルを除外して動きベクトル探索が行なわれ、次の処理単位時間において、水平成分Hが0でありかつ垂直成分Vが0以上の変位ベクトルに対する評価が行なわれる。このステップS20およびS22により、整数精度での動きベクトル(H, V)が決定される(S22)。次いで分数精度での動きベクトル検出が行なわれる。ステップS23およびS24において、この整数精度の動50

きベクトル (H, V) の水平成分Hおよび垂直成分Vが 0 に等しいか否かの判定が行なわれる。ステップS 2 3 において、水平成分HがOであると判定された場合、現 画面右端に位置するサーチウィンドウブロックを予測画 像として用いる必要がある。この場合、正の分数精度の 水平成分すなわち、水平成分+1/2の変位ベクトルを 除外して分数精度での動きベクトルの探索が行なわれる (ステップS25)。一方、垂直成分Vが0であると判 定された場合、V=-1の動きベクトルに対応する画素 は現画面に含まれていないため、分数精度で負の垂直成 分(-1/2)の変位ベクトルを除外して分数精度での 動きベクトルの探索が行なわれる。水平成分Hおよび垂 直成分Vがともに0の場合には、ステップS25および S26の動作がともに行なわれる。整数精度動きベクト ル(H, V)の水平成分Hおよび垂直成分VがともにO と異なる場合には、整数精度の動きベクトル (H, V) を中心として、分数精度の全探索範囲において動きベク トルの探索が行なわれる (ステップS27)。

【0272】現画面左端のテンプレートブロックMB (0, 1)、MB (0, 2)、およびMB (0, 3) に対しては、最初の処理単位時間においては、全禁止信号が活性状態とされ、水平方向変位 $-16\sim-1$ の領域における変位ベクトルは評価対象から除外される。次の処理単位時間においては、左禁止信号が活性状態とされる。整数精度での動きベクトル探索時においては、水平方向変位 $0\sim+15$ におけるすべての変位ベクトルに対する評価が行なわれる。分数精度での動きベクトルに対する評価が行なわれる。現画面の中央部のテンプレートブロックMB $(i, j(i \neq 0, j \neq 0))$ に対しては、図101に示すように、2処理単位時間の間、探索範囲におけるすべての変位ベクトルに対する評価が行なわれる。

【0273】現画面の右端のテンプレートブロックMB (4, 1)、MB(4, 2)、およびMB(4, 3) に 対しては、図102に示すように、最初の処理単位時間 Tにおいては、探索範囲のすべての変位ベクトルに対す る評価関数値が生成される。次の処理単位時間において は、右禁止信号のみが活性状態とされる。すなわち、水 平方向変位 0 の変位ベクトルのみが評価対象とされて動 きベクトル探索が行なわれる。この右端のテンプレート ブロックに分数精度での動きベクトル探索動作では、図 99に示すステップS23、S25およびS27の処理 が実行される。現画面の下左端のテンプレートブロック MB(0, 4) に対しては、図103に示すように、最 初の処理単位時間においては、全禁止信号が活性状態と される。この状態においては、図103 (B) に示すよ うに、最初の探索領域815における変位ベクトルがす べて評価対象から除外される。

【0274】次の処理単位時間においては、下禁止信号

および左禁止信号がともに活性状態とされる。この状態においては、図103(C)に示すように、探索領域816における下半分の領域(B=1~16)817dにおける変位ベクトルが評価対象から除外される。すなわち、領域817eにおける変位ベクトルのみを用いてテンプレートブロックMB(0,4)の動きベクトル探索が行なわれる。図104は、このテンプレートブロックMB(0,4)の分数精度での動きベクトル探索動作を示すフロー図である。すなわち、図104のステップS30に示すように、水平成分0以上および垂直成分0以10下の範囲の領域で整数精度での動きベクトル探索が行なわれ、その探索結果に従って整数精度での動きベクトルが決定される(ステップS31)。この整数精度で決定された動きベクトル(H,V)に従って、水平成分Hおよび垂直成分Vが0であるか否かの判定が行なわれる

(ステップS32およびS33)。ステップS32において、水平成分Hが0であると判定されたとき、水平方向の分数精度で負のベクトルをすべて除外して変位ベクトルの評価が行なわれる(ステップS34)。一方、垂直成分Vが0であるとステップS33において判定され 20たとき、分数精度で、垂直方向正の変位ベクトルを除外して、分数精度で変位ベクトルの評価が行なわれる(ステップS35)。整数精度の動きベクトル(H, V)の水平成分Hおよび垂直成分Vがともに0でないと判定された場合には、この分数精度での探索範囲内のすべての変位ベクトルがすべて評価対象とされる(ステップS36)。

【0275】現画面下端のテンプレートブロックMB (1, 4)、MB(2, 4)、およびMB(3, 4) に 対しては図105に示すように、処理時間全体にわたっ 30 て下禁止信号が活性状態とされる。この下禁止信号活性 時における整数精度ゼロ動きベクトル探索時においては 垂直成分VがO以下の範囲で動きベクトル探索が行なわ れる。分数精度での動きベクトル探索時においては、図 104に示すステップS33、S35およびS36に示 す処理動作が実行される。現画面下右端のテンプレート ブロックMB(4, 4)に対しては、図106(A)に 示すように、最初の処理単位時間Tにおいては下禁止信 号が活性状態とされる。この状態においては、図106 (B) に示すように最小探索領域815における下半分 の領域 (B=1~16) 817 fにおける変位ベクトル が評価対象から除外される。次の処理単位時間において は、図106 (A) に示すように、下禁止信号および右 禁止信号がともに活性状態とされる。この状態において は、図106 (C) に示すように、後半の探索領域81 6における水平成分Hが0の領域817gに含まれる変 位べクトルのみが評価対象とされる。下禁止信号活性化 時および右禁止信号活性化時における分数精度での動き ベクトル検出時の動作は、先NOテップS33、S35 およびS36の処理動作、ならびにステップS23、S 50 25およびS27の処理動作と同じである。

【0276】上述のような処理されるべきテンプレートプロックの位置に応じて禁止信号を選択的に活性状態をすることにより現画面画像に含まれる画素データのみを用いて動きベクトルを決定することができ、精度の高い動きベクトルを検出することができ、正確な予測画の像を生成することができる。なお上述の説明においては、明確に示していないが、整数精度による動きベクトル検出時においては、複数の予測モードそれぞれに従っての動きベクトルが決定される。したがって、分数精度での動きベクトルの水平成分および垂直成分の値とそのときの活性状態とされている禁止信号の組合わせに従って、複数の予測ベクトルそれぞれに対して分数精度での動きベクトル探索範囲が決定される。

【0277】図107は、この発明の第10の実施例に 従う動きベクトル検出装置の全体の構成を概略的に示す 図である。図107において、動きベクトル検出装置 は、参照画像画素データを格納する参照画像メモリ82 0と、現画面画像画素データを格納する現画像メモリ8 21と、参照画像メモリ820からのサーチウィンドウ 画素データ P Y および現画像メモリ821からテンプレ ートブロック画素データPXを受けて整数精度で動きべ クトルを検出する整数精度動きベクトル検出部830 と、整数精度動きベクトル検出部830から与えられる サーチウィンドウ画素データPY、テンプレート画素デ ータPX、整数精度動きベクトルデータMVI、および この整数精度動きベクトルMVIの評価関数値 e v mを 受けて分数精度で動きベクトルを検出する分数精度動き ベクトル検出部832を含む。図107においては、図 面を簡略化するために、1つの予測モードに従って決定 される動きベクトルのみを代表的に示す。複数の予測モ ードそれぞれに従って整数精度および分数精度での動き ベクトルが検出される。分数精度動きベクトル検出部8 32からの分数精度動きベクトルはベクトルMVFで代 表的に示される。

【0278】動きベクトル検出装置は、さらに、参照画像メモリ820および現画像メモリ821の読出アドレスを発生するとともにこれらのメモリ820および821における画素データ読出動作を制御する読出制御回路838に含まれる現画像メモリ821に対する読出アドレス、すなわちテンプレートブロック画素位置情報を受けて動きベクトル探索範囲設定部834と、探索範囲設定部834からの動きベクトル探索範囲情報に従って整数精度動きベクトル評価動作を制御する探索動作制御部836を含む。この探索動作制御部836は、探索範囲設定部834からの探索範囲情報に従って整数精度動きベクト

98 を受けるORゲートにより、禁止信号 I h が出力される 構成が利用されてもよい。

ル検出部830における変位ベクトル評価動作を制御す る。この探索動作制御部836は、また、整数精度動き ベクトル検出部830からの整数精度動きベクトル情報 MVIと探索範囲設定部834からの探索範囲設定情報 すなわち禁止信号とに従って分数精度動きベクトル検出 部832における変位ベクトル評価動作を制御する。

【0279】図108は、図107に示す探索動作制御 部836に含まれる整数精度動きベクトル選出部の評価 動作制御部の構成を示す図である。図108において は、整数精度動きベクトル検出部830に含まれる比較 10 部3の構成を併せて示す。整数精度動きベクトル検出部 830に含まれる比較部3は、評価関数値を格納するレ ジスタ680と、演算部から与えられた評価関数値 e v miとレジスタ680の格納する評価関数値とを比較す る比較器682と、演算部から与えられる評価関数値に 関連する変位ベクトル情報を発生するカウンタ684 と、最小の評価関数値を与える変位ベクトル情報を格納 するレジスタ686を含む。このレジスタ680、比較 器682、カウンタ684およびレジスタ686の構成 は、図65に示す比較部の構成とほぼ同様である。た だ、図面の簡略化のため、図108においては図65に 示す優先順位判定回路690を示していない。更新制御 回路839は、比較器682からの更新指示信号が与え られると、レジスタ680および686の内容を更新す る。この更新制御回路839は、また、整数精度探索動 作制御部840からの禁止信号Iaの活性化時、比較器 682の出力信号にかかわらずレジスタ680および6 86の更新動作を禁止する。

【0280】整数精度探索動作制御部840は、カウン タ684からの変位ベクトル情報depvを受けて水平 30 成分Hおよび垂直成分Vを抽出するHV抽出回路841 と、上半分禁止信号 I u p h の活性化時に作動状態とさ れて、HV抽出回路841から与えられる垂直成分Vが 負のときに活性状態の信号を出力する上半分検出器84 2と、下半分禁止信号 I lwhの活性化時に作動状態と されて、HV抽出回路841からの垂直成分Vが正の領 域にあるときに活性状態の信号を出力する下半分検出器 843と、右半分禁止信号 Irhtの活性化時にHV抽 出回路841から最初に出力される水平成分Hデータを ラッチするラッチ回路844と、右半分禁止信号Irh 40 tの活性化時に作動状態とされて、HV抽出回路841 の出力する水平成分Hとラッチ回路844がラッチする 水平成分とが一致したときに活性状態の信号を出力する 左端検出器845を含む。全禁止信号Ial、上半分検 出器842の出力、下半分検出器843の出力信号、お よび左端検出器845の出力信号はたとえばワイヤード OR接続されて禁止信号 Ihを生成して更新制御回路 8 39~与えられる。ワイヤードOR接続に替えて、信号 Ial、右半分検出器842の出力信号、下半分検出器 843の出力信号、および左端検出器845の出力信号 50

【0281】全禁止信号Ialが活性状態のときには、 更新制御回路839が、更新指示信号を常時非活性状態 とし、レジスタ680および686における内容更新を 禁止する。上半分検出器842は、カウンタ684から 出力される変位ベクトル情報 depvが垂直方向負の変 位ベクトルを示しかつ上半分禁止信号 Iuphが活性状 態のときに活性状態の信号を出力する。したがって上半 分禁止信号Iuphが活性状態のとき負の垂直成分を有 する変位ベクトルの評価関数値はその比較器682の出 力信号にかかわらずレジスタ680に格納されず、また レジスタ866の変位ベクトルの更新は行なわれない。 下半分禁止信号IIwhが活性状態のとき、下半分検出 器843は、カウンタ684から出力される変位ベクト ル情報 depvが正の垂直成分を有するとき活性状態の 信号を出力する。これにより、禁止信号Ihが活性状態 とされ、レジスタ680および686の更新が禁止され る。ラッチ回路844は、右半分禁止信号Irhtが活 性状態のとき、その処理単位時間の最初に発生されるカ ウンタ684の出力する変位ベクトル情報の水平成分を ラッチする。これにより、その右半分禁止信号 Irht が活性状態とされる処理単位時間における負のベクトル 探索範囲における左端の領域、すなわちその処理単位時 間おける水平方向の最初の水平成分情報がラッチされ る。左端検出器845は、活性化時、カウンタ684が 出力する変位ベクトル情報 depvの水平成分がラッチ 回路844に格納された水平成分と異なるときに、活性 状態の信号を出力する。これより処理単位時間における 探索範囲における左端の列に位置する変位ベクトルに対 してのみ評価動作が行なわれる。

【0282】上述の構成により整数精度での動きベクト ル検出時において動きベクトル探索範囲を禁止信号に従 って決定することができる。この整数精度探索動作制御 部840へ左半分禁止信号 Ilf t が与えられていない のは、この信号が与えられたとき、水平方向全範囲にお いて変位ベクトルの評価動作が行なわれるためである。 また、図108に示す構成において、禁止信号 I h は比 較器680に与えられて比較器の比較動作が禁止される 構成が利用されてもよい。比較動作が禁止された比較器 682は、更新指示信号を非活性状態に維持する。図1 09は、図107に示す探索動作制御部836に含まれ る分数精度探索動作制御部の構成を概略的に示す図であ る。図109において、分数精度探索動作制御部850 は、図108に示す比較部3から出力される整数精度の 動きベクトル情報MVIから水平成分Hおよび垂直成分 Vを抽出するHV抽出器851と、HV抽出器851か らの垂直成分Vが0のときに活性状態の信号を出力する V0検出器852と、上半分禁止信号 IuphとV0検 出器852の出力信号がともに活性状態のときに、分数

精度での垂直方向負成分の変位ベクトルの評価を禁止す る垂直負成分禁止信号IVNFを活性状態とするゲート 回路853と、下半分禁止信号IIwhおよびVO検出 器852の出力信号がともに活性状態のときに分数精度 での垂直方向正の変位ベクトルの評価を禁止する垂直正 成分禁止信号 I VPFを活性状態とするゲート回路 8 5 4と、左半分禁止信号 I l f t の活性化時、その処理単 位時間の最初にカウンタ684 (図108参照) から与 えられる変位ベクトルの水平成分depv(H)をラッ チするラッチ回路855と、左半分禁止信号 Ilftの 10 活性化時に活性化されてラッチ回路855のラッチ水平 成分とHV抽出器851から出力される動きベクトルの 水平成分Hが等しいときに分数精度での水平方向負の変 位べクトルの評価を禁止する水平負成分禁止信号IHN Fを活性状態とする一致回路856と、右半分禁止信号 Irhtの活性化時、その処理単位時間の最初に与えら れた変位ベクトルの水平成分depv (H) をラッチす るラッチ回路857と、右半分禁止信号Irhtの活性 化時に活性化され、ラッチ回路857がラッチする水平 成分データとHV抽出器851からの整数精度動きベク トルMVIの水平成分が一致したときに分数精度での正 の変位ベクトルの評価を禁止する水平正成分禁止信号I HPFを活性状態とする一致回路858を含む。

【0283】ゲート回路853および854は、それぞ れ、その両入力に与えられた信号が活性状態のとき活性 状態の出力信号を生成するたとえばANDゲートで構成 することができる (活性状態がハイレベルのとき)。一 致回路856および858は、たとえば、EXNORゲ ートおよびANDゲートを用いて構成することができる (ANDゲートを用いるのは、水平成分データは多ビッ ト信号であるため各EXNORゲートの出力信号の論理 積をとるために用いる。HV抽出器851の構成は、こ の動きベクトル情報MVIの構成により種々の構成が可 能である。整数精度動きベクトル情報MVIが通常の2 進カウント値の場合には、そのカウント値をデコードす る回路が利用されればよい。また、この整数精度動きべ クトル情報MVIが水平成分および垂直成分それぞれを 備える場合には、その水平成分および垂直成分がそのま ま利用されればよい。

【0284】また、全禁止信号Ialは、分数精度動き ベクトル検出部の全変位ベクトルに対する評価動作を禁 止する信号IALFとして利用される。この図109に 示す禁止信号IALF、IVNF、等は、図107に示 す分数精度動きベクトル検出部832に含まれる比較部 へ与えられる。この比較部の構成に応じて禁止信号の印 加態様は種々の修正を受ける。 1/2 画素精度での変位 ベクトル評価が、各変位ベクトルに対し逐次実行される 場合には、図108に示す構成と同様の構成により分数 精度での動きベクトル検出範囲を制御することができ

要部の構成の一例を示す図である。この図110に示す 分数精度動きベクトル検出装置は、図86に示す分水精 度(1/2画素程度)動きベクトル検出装置の構成に対 応する。この図110に示す分水精度動きベクトル検出 装置は、8近傍の評価点の評価関数値を生成する差分絶 対値和回路804a~804gと、これら差分絶対値和 回路804a~804gおよび整数精度動きベクトルの 評価関数値 e v mから最小の評価関数値を検出し、その 最小の評価関数値に対応する変位ベクトルを示す情報を 分数精度動きベクトルMVFとして出力する比較部80 6を含む。差分絶対値和回路804a~804gはそれ ぞれ分数精度の8近傍の変位ベクトル (評価点) に一意 的に対応づけられる。差分絶対値和回路804aは変位 ベクトル(-1/2, -1/2)に対応し、差分絶対値 和回路804bは変位ベクトル(0,-1/2)に対応 し、差分絶対値和回路804cは変位ベクトル(1/ 2,-1/2) に対応する。

【0285】差分絶対値和回路804は、変位ベクト ル(-1/2,0)に対応し、差分絶対値和回路804 eは、変位ベクトル (1/2, 0) に対応し、差分絶対 値和回路 8 0 4 f は、変位ベクトル(- 1 / 2 , 1 / 2) に対応し、差分絶対値和回路804gは、変位ベク トル (0, 1/2) に対応する。評価関数値 e v m は変 位ベル(0,0)に対応する。差分絶対値和回路804 aには、禁止信号IHNF、IVNFおよびIALFが 与えられる。差分絶対値和回路804bには、禁止信号 IVNFおよびIALFが与えられる。差分絶対値和回 路804cには、禁止信号IHPF、IVNFおよびI ALFが与えられる。差分絶対値和回路804dへは、 禁止信号IHNFおよびIALFが与えられる。差分絶 対値和回路804eへは、禁止信号IHPFおよびIA LFが与えられる。差分絶対値和回路804fへは、禁 止信号IHNF、IVPF、およびIALFが与えられ る。差分絶対値和回路804gは、禁止信号IHNFお よびIALFが与えられる。これら差分絶対値和回路8 04a~804gは、与えられた禁止信号が活性状態と なったときに、その出力値を最大値に設定する。すなわ ち、たとえば差分絶対値和回路804a~804gそれ ぞれの出力データのビット数がNビットのとき、差分絶 対和回路804a~804gは、対応の禁止信号の少な くとも1つが活性状態とされたとき、そのNビットの出 力をすべて"1"に設定する。これにより、比較部80 6において禁止信号が活性状態とされた領域に含まれる 変位ベクトルは非選択状態とされ、動きベクトルの評価 対象から排除される。禁止信号が活性状態とされたとき に差分絶対値和回路804 (804a~804g) の出 カデータを最大値に設定する構成は、たとえば禁止信号 と差分絶対値和回路804の出力ビットのOR演算を行 なうゲートが各出力ビットに対して設けられればよい。 る。図110は、分数精度動きベクトル検出部832の 50 ただし、禁止信号の活性状態時はハイレベルの信号であ

り、ビット"1"をハイレベルの信号に対応させる。 【0286】上述の構成において、分数精度での変位べ クトルの評価対象領域を容易に設定することができる。 この図108ないし図110に示す構成は、複数の予測 モードそれぞれに対応して配置される。図111は、図 107に示す探索範囲設定回路834および読出制御回 路838の構成を概略的に示す図である。図111にお いて、読出制御回路838は、現画面におけるテンプレ ートブロックの位置を示す情報を出力するカウンタ86 2と、動きベクトル探索時間を、処理単位時間を単位と 10 して設定する処理単位設定回路863と、現画像メモリ 821の読出アドレスを発生するリードアドレス発生器 860と、処理単位設定回路863により設定された処 理時間情報に従ってカウンタ862の更新およびリード アドレス発生器860のアドレス更新および現画像メモ リ821のデータ読出動作を制御するリード制御器86 1を含む。

【0287】リードアドレス発生器860は、カウンタ 862のカウント値を、先頭アドレス情報に変換し、そ の先頭アドレスから順次現画像メモリ821の読出アド 20 レスを発生する。通常、現画像メモリ821は、行およ び列のマトリクス状に配列されたメモリセルを含む。各 行が画面上の水平方向1行の画素に対応するように現画 像メモリ821が画素データを格納する構成の場合、リ ードアドレス発生器860は、リード制御器861の制 御のもとに、1行において16画素のデータを読出した 後、次の行の同じ列に配置された画素データを読出す。 すなわち、カウンタ862のテンプレートブロック情報 に従って生成された先頭アドレスが指定する行から16 画素のデータを読出した後、次の行において先頭アドレ 30 スと同じ列から始まって16画素のデータを読出す。こ のアドレス変換機能をまたリードアドレス発生器860 は備える。このアドレス発生器の構成は、たとえば、先 頭アドレス (行および列アドレスを含む) において先頭 行において16画素のデータを読出した後、再び先頭ア ドレスが指定する列から16画素のデータを読出す構成 が利用されればよい。リード制御器861は、処理単位 設定回路863の設定する処理時間情報に従って、カウ ンタ862のカウント値の更新を行なうとともに、現画 像メモリ821を、新しいテンプレートブロックについ 40 ての動きベクトル検出動作時においてデータ読出状態に 設定する。図示しないが、外部から処理時間情報が与え られるかまたは、使用用途に応じて、この処理単位設定 回路863の格納処理時間情報が固定的に設定される。

【0288】探索範囲設定回路834は、カウンタ86 る。このテンプレート 2からのカウント値を受けて処理を受けるテンプレート 域設定回路875、一 ブロックの位置を検出するテンプレートブロック位置検 生器877を設けるこ 生器871と、処理単位設定回路863に設定された処 きベクトル探索範囲を でき画像の構成に応し すとに従って、処理単位時間を単位として、実行されて 50 ることが可能となる。

いるサイクルがいずれのサイクルであるかを検出するサイクル検出回路872と、テンプレートブロック位置検出器871の検出したテンプレートブロック位置情報とサイクル検出回路872の検出したサイクル情報とに従って全禁止信号Ial、上半分禁止信号Iuphなどの禁止信号を発生する禁止信号発生器873を含む。この禁止信号発生器873は、先に図92ないし図106に示したシーケンスに従って各禁止信号を発生状態とする。たとえば、テンプレートブロック位置検出器871が、画面左上端のテンプレートブロックMB(0,0)を検出したとき、禁止信号Ialを活性状態とし、次の処理サイクルにおいては、上半分禁止信号Iuphおよび左半分禁止信号Ilwhを活性状態とする。

【0289】探索範囲設定回路834はさらに、動きべ クトル探索範囲の制限を受けるべきテンプレートブロッ クを指定する情報を生成するテンプレートブロック指定 回路874と、テンプレートブロック指定回路874が 指定するテンプレートブロックと、テンプレートブロッ ク位置検出器871の指定するテンプレートブロック位 置情報とが一致するか否かを判断する一致検出器876 と、変位ベクトルの評価動作が禁止されるべき領域を設 定する禁止区域設定回路875と、一致検出器876か らの一致検出信号と禁止区域設定回路875からの禁止 区域情報とに従って、禁止信号を発生する禁止信号発生 器877と、禁止信号発生器873および873の出力 の一方をモード指定信号 φ S M L に従って選択するセレ クタ878を含む。このセレクタ878から探索動作制 御部836(図107)に対し禁止信号が与えられる。 テンプレートブロック指定回路874および禁止区域設 定回路875へは、図示しない外部コントローラからそ れぞれ所定の情報が設定される。それにより、所望のテ ンプレートブロックに対してのみ動きベクトル探索範囲 を制限することができる。禁止信号発生器877は、一 致検出器876からの一致信号が活性状態のとき、この 禁止区域設定回路875が設定された禁止区域における 動きベクトル探索動作(変位ベクトル評価動作)を禁止 するように禁止信号を活性状態とする。デフォルトモー ドとしては、禁止信号発生器873からの禁止情報がセ レクタ878により選択される。この画面上のテンプレ ートブロックの位置に従って決定される動きベクトル探 索範囲と異なる探索範囲を設定する場合には、モード指 定信号

のSMLにより、セレクタ878を禁止信号発生 器877の出力する禁止信号を選択する状態に設定す る。このテンプレートブロック指定回路874、禁止区 域設定回路875、一致検出器876および禁止信号発 生器877を設けることにより、処理モードに応じて動 きベクトル探索範囲を設定することができ、処理される べき画像の構成に応じた動きベクトル探索範囲を設定す

る。

30

【0290】たとえば、図112(A)に示すように、 画面880の中央部に位置するテンプレートブロック8 81に対し、図112 (B) に示すように、探索範囲8 82における4つの領域882a、882b、882 c、および882dの領域における動きベクトル探索を 禁止することができる。たとえば画面が一方方向に移動 している場合、動きベクトルとしては、その移動方向と 反対方向にのみ動きベクトルが検出される確率が高い。 この場合、その他方方向に対してのみ動きベクトル探索 を行なうことにより、より相関度の高い動きベクトルを 10 検出することができる。また、Iピクチャーのようなフ レーム間予測を行なう画像と異なり、Pピクチャーのよ うに、フレーム内予測を行なう画像が挿入されるとき、 フレーム間予測で動きベクトルを検出する場合、このP ピクチャーにおけるフレーム内予測モードで形成された 画面領域を用いた動きベクトルの精度はフレーム間予測 の場合に比べて劣化するため、このような領域を用いた フレーム間予測による動きベクトル検出動作を禁止する ことにより、精度の高い動きベクトルを検出することが

【0291】以上のように、この発明の第10の実施例に従えば、テンプレートブロックに対し、その動きベクトル探索範囲を制限することができるように構成したため、より精度の高い動きベクトル検出を行なうことができる。特に分数精度の動きベクトル検出動作に対してもそのベクトル探索範囲を制限するように構成したため、実際に存在する画素のデータのみを用いて動きベクトルを検出することができ、より精度の高い動きベクトルを検出することができ、高精度の画像符号化システムを構築することができる。

[入力部の構成] 図113は、動きベクトル検出装置の 入力部の構成を概略的に示す図である。図113におい て、動きベクトル検出装置200は、現画面画像データ を格納する現画像メモリ204から与えられるテンプレ ートブロックデータと参照画面画像データを格納する参 照画像メモリ202から読出されたサーチエリア画素デ ータとに従って所定の演算を行なって動きベクトルを検 出する。現画像メモリ204からは、動きベクトル検出 の1サイクルごとにテンプレートブロック画素データが 読出されて演算部1~与えられる。この場合、演算部1 に含まれる要素プロセッサは直線状に実質的に配列され ているため、前のサイクルで処理されたテンプレートブ ロックに隣接する列にありかつ同一行に配列された画素 データを所定数読出すことにより次のテンプレートブロ ックの画素データを演算部1のプロセッサアレイ内に配 置させることができる。

【0292】参照画像メモリ202は、サーチエリア内の画素データを順次読出して入力部2へ与える。この参照画像メモリ202に格納されるデータは、図152に示す加算回路934の出力によりその記憶内容が変更さ 50

れる。 【0293】入力部2は、参照画像メモリ202からの サーチエリア画素データを格納するためのサーチウィン ドウバッファメモリ205と、このサーチウィンドウバ ッファメモリ205に格納された画像データの画面形式 を指定された画面形式に変換するための画面形式変換回 路207を含む。サーチウィンドウバッファメモリ20 5は、例えばサーチエリア領域における演算部1のプロ セッサアレイに格納されたサーチウィンドウに1列隣接 するサーチウィンドウの画素データを格納する。参照画 像メモリ202から読出される画像データの画面形式は フレーム形式またはフィールド形式のいずれかである。 この場合、動きベクトル検出装置200の予測モードが フレーム形式に対応する構成の場合、この内部の予測モ ードに合わせて処理すべき画素データの画面形式を変更 する。外部処理装置がこの動きベクトル検出装置の予測 モードに合わせて画素データ列を変換して画面形式を変 換する必要がなく、外部処理装置の負荷が軽減されると ともに、画面形式変換に必要とされる回路を外部に設け る必要がなく、外部のハードウェア量を削減することが できる。また処理対象となる画像データの画面形式がフ ィールド形式およびフレーム形式いずれであってもフレ ームを単位として動き検出を実行することができ、汎用 性の高い動きベクトル検出装置を実現することができ

104

【0294】図114は図113に示す画面形式変換回路の構成を概略的に示す図である。図114において、画面形式変換回路207は、入力画像信号の画面形式がフレーム形式の場合に書込および読出アドレスを発生するフレーム/フレーム用アドレス生成器213と、入力画像データの画面形式がフィールド形式の場合に書込および読出アドレスを発生するフィールド/フレーム用アドレス生成器215と、画面形式指定信号 φ P T に従ってアドレス生成器213および215の出力の一方を選択してサーチウィンドウバッファメモリ205へ与えるセレクタ211を含む。

【0295】図115は、図114に示すフレーム/フレーム用アドレス生成器の構成の一例を示す図である。図115においては、サーチウィンドウバッファメモリが48行×14列の構成を備える場合のアドレス発生のための構成が一例として示される。サーチウィンドウバッファメモリ205の記憶容量に合わせてこの図115に示す構成が適宜修正される。

【0296】図115において、フレーム/フレーム用アドレス生成器213は、画像データ書込時に書込アドレスを発生するライトアドレス発生器220と、このバッファメモリ205からデータを読出して演算部1へ与えるための読出アドレスを発生するためのリードアドレス発生器222を含む。ライトアドレス発生器220は、書込時に発生される画像データ書込のタイミングを

与えるむシクロック信号。CWをカウントし、そのカウント値を列アドレスポインタAYPWとして発生する16進カウンタ220aと、16進カウンタ220aのカウントアップ信号。UPYをカウントしそのカウント値を行アドレスポインタAXPWとして発生する48進カウンタ220bを含む。48進カウンタ220bは、6ビット2進カウンタで構成することができ、その最大カウント値を48に設定し、カウント値が48に到達したときには次のクロックサイクルでそのカウント値が1に初期設定される。

【0297】リードアドレス発生器222も同様の構成を備え、データ読出時に発生されるリードクロック信号 φ C R をカウントしそのカウント値をデータ読出時の行アドレスポインタAXPRとして発生する48進カウンタ222bのカウントアップ信号 φ U P X をカウントし、そのカウント値をデータ読出時の列アドレスポインタAYPRとして発生する16進カウンタ222aを含む。

【0298】フレーム/フレーム用アドレス生成器213はさらに、データ書込/読出を示すリード/ライト信20号R/WZに従ってデータ書込時に発生される列アドレスポインタAYPWとデータ読出時に発生される列アドレスポインタAYPRの一方を列アドレスポインタAYPとして通過させるマルチプレクサ(MUX)224aと、リード/ライト指示信号R/WZに従って書込時に発生される行アドレスポインタAXPWとデータ読出時に発生される行アドレスポインタAXPRの一方を行アドレスポインタAXPとして通過させるマルチプレクサ224aおよび224bからのアドレスポインタAYPおよびAXPは図3530に示すセレクタ211の一方入力へ与えられる。次に動作について説明する。

【0299】まず、図116 (A) を参照して、画像デ 一夕書込時の動作について説明する。この場合には、図 115に示すライトアドレス発生器220が動作し、リ ードアドレス発生器220は動作しない。ライトアドレ ス発生器220において、16進カウンタ220aおよ び220bは初期値にリセットされる。まず最初の行ア ドレスポインタAXPWおよび列アドレスポインタAY PWはともに0となり、バッファメモリ205のXアド 40 レスおよびYアドレス (X, Y) = (0, 0) が指定さ れる。これにより参照画像メモリから伝達されたデータ のアドレス (0,0) に書込まれる。次いでライトクロ ック信号

のCWが発生され、16進カウンタ220aの カウント値が1増分される。これにより列アドレスポイ ンタAYPWが1増分される。行アドレスポインタAX PWは変化しない。したがってアドレス (0, 1) が指 定され、2番目に与えられた画素データが鸖込まれる。 以降16進カウンタ220aのカウント値が15に到達 するまでバッファメモリ205において第0行に順次画 50

素データが格納される。このバッファメモリ205にお いて16個の画素データが格納された後、16進カウン タ220aからカウントアップ信号 ø UPYが発生さ れ、48進カウンタ220bのカウント値が1増分され る。これにより行アドレスポインタAXPWが1とな り、16進カウンタ220aのカウント値は0となる。 したがってアドレス (1,0) に次に与えられる17番 目の画素データが書込まれる。以降この動作を繰返すこ とにより、16個の画素データが書込まれるごとに48 10 進カウンタ220bのカウント値すなわち行アドレスポ インタAXPWが1増分され、各行ごとに順次データが 書込まれる。通常、参照画像メモリに与えられる画像デ ータはラスタスキャン走査方式で走査された画素データ であり、水平方向に1行に配置される画素データが順次 与えられる。したがってデータ書込時にこのラスタスキ ャン走査方式に合わせて順次データを格納する (参照画 像メモリにおいてもラスタスキャン走査方式に従ってデ ータが書込まれており、ラスタスキャン方式に従って同 様データの読出が行なわれるためである)。

【0300】次に図116 (B) を参照して図115に 示すサーチウィンドウバッファメモリ205から順次画 素データを読出して演算部1へ与える場合の動作につい て説明する。画素データ読出時においては、リードアド レス発生器222が動作し、ライトアドレス発生器22 0は動作しない。16進カウンタ222aおよび48進 カウンタ222bはともに初期値がOに設定されてお り、最初に読出されるアドレスは(0,0)である。次 ウンタ222bのカウント値が1増分され行アドレスポ インタAXPRの値が1増分される。カウントアップ信 号
ø
U
P
X
は
発生されない
ため、
16
進力
ウン
タ
22
2 aのカウント値は1を維持する。したがって2番目には アドレス (1,0)の画素データが読出される。以降リ ードクロック信号 φ C Rに従って 4 8 個のデータが読出 される。48進カウンタ222bのカウント値が47に 到達すると次のクロックサイクルにおいてカウントアッ カウント値が1増分され、1となる。48進カウンタ2 22bはこのカウントアップ信号の発生と同期してその カウント値が初期値にリセットされる。したがって、4 9番目の画素データはアドレス(0,1)に格納され る。以降この動作を繰返すことにより、順次、行アドレ スが増分する方向に沿って画素データが読出されてい く。この行アドレスを順次増分して読出す構成により、 サーチエリア内の画素を行アドレス増加方向に沿ってス キャンすることができ、演算部1においては単に与えら れたデータを順次シフトすることにより演算に必要なデ ータがすべて与えられることになる。

【0301】 [フレーム/フレームアドレス生成器の変更例] 図117は、フレーム/フレームアドレス生成器

108

の変更例を示す図である。図117において、フレーム /フレームアドレス生成器213は、クロック入力CL Kへ与えられるクロック信号をカウントし、そのカウン ト値が15に到達しかつ初期値のリセット時にカウント アップ信号をそのカウントアップ出力端子upから出力 する16進カウンタ221と、クロック入力端子CLK に与えられる信号をカウントし、そのカウント値が47 に到達したとき次のクロックサイクル移行時にカウント アップ信号を出力端子upから出力する48進カウンタ 223を含む。16進カウンタ221のクロック入力端 10 子CLKへは、マルチプレクサ227を介してライトク ロック信号 φ CWまたは48進カウンタ223のカウン トアップ信号が与えられる。48進力ウンタ223のク ロック入力端子CLKにはマルチプレクサ225を介し てリードクロック信号 ø C Rおよび 16進カウンタ22 1のカウントアップ信号の一方が与えられる。マルチプ レクサ225および227の選択はリード/ライト指示 信号R/WZにより設定される。リードライト指定信号 R/WZがデータ書込モードを示すとき、マルチプレク サ225は16進カウンタ221のカウントアップ信号 20 を48進カウンタ223のクロック入力端子CLKへ与 える。マルチプレクサ227はライトクロック信号

のC Wを16進カウンタ221のクロック入力端子CLKへ 与える。図117に示す構成の場合には、16進カウン タおよび48進カウンタはそれぞれ1つ必要とされるだ けであり、装置規模を低減することができる。

【0302】図118は、図114に示すフィールド/フレーム用アドレス生成器の具体的構成を示す図である。図118において、フィールド/フレーム用アドレス生成器215は画素データ書込時における行および列 30アドレスポインタAPXWおよびAPYWを発生するためのライトアドレス発生器230と、画素データ読出時に行および列アドレスポインタAPXRおよびAPYRを発生するリードアドレス発生器235を含む。

【0303】ライトアドレス発生器230は、画素デー タ書込時に発生されるライトクロック信号

のCWをカウ ントし、そのカウント値をライト列アドレスポインタA PWとして発生する16進カウンタ232からのカウン ライトアドレスポインタAPXWとして発生するライト アドレスポインタ発生器234を含む。ライトアドレス ポインタ発生器234は、16進カウンタ232からの カウントアップ信号

のUPYをカウントする24進カウ ンタ233と、この24進カウンタ233のカウントア ップ信号 ø U a に従ってその出力の論理が変化する T型 フリップフロップ231を含む。T型フリップフロップ 231の出力はライト行アドレスポインタAPXWの最 下位ビットとして用いられ、24進カウンタ233の出 力がライト行アドレスポインタAPXWの残りの上位ビ ットとして利用される。

【0304】リードアドレス発生器235は、画素デー タ書込時に発生されるリードクロック信号φCRをカウ ントし、そのカウント値をリード行アドレスAPXRと して発生する48進カウンタ238と、48進カウンタ 238からのカウントアップ信号 ø U P X をカウント し、そのカウント値をリード列アドレスAPYRとして 出力する16進カウンタ236を含む。ライトアドレス 発生器230からのアドレスポインタAPYWおよびA PXWならびにリードアドレス発生器235からのアド レスポインタAPYRおよびAPXRはマルチプレクサ 240へ与えられる。マルチプレクサ240は、リード /ライト指定信号R/WZに従ってライトアドレスポイ ンタAPYWおよびAPXWとリードアドレスポインタ APYRおよびAPXRとの一方を選択してアドレスポ インタAPYおよびAPRとしてセレクタ211 (図1 14参照)へ伝達する。次に動作について説明する。

【0305】まず図119を参照して、ライトアドレス 発生器230の動作について説明する。16進カウンタ 232および24進カウンタ233はそれぞれ最大カウ ント値15および0に初期設定されている。T型フリッ プフロップ231は0出力状態に初期設定されている。 ライトクロック信号 ø CWが与えられると、この16進 カウンタ232の出力が0となる。このときにカウント アップ信号 ø U P Y は発生されない (先のサイクルにお いて発生されて24進カウンタを0に初期設定するため に利用されているかまたは初期値設定時にこのカウント アップ信号φ U P Y の発生が禁止される)。 したがっ て、第1回目にライトクロック信号φCWが与えられた 場合、行および列アドレスポインタAPXWおよびAP YWはともに0となり、アドレス (0, 0) が指定され る。次にライトクロック信号 ø CWが与えられると、1 6 進カウンタ232のカウント値が1増分する。リード アドレス発生器234からのリードアドレスポインタA PXWは変化せず、0を維持する。したがって第0行に 対して画素が順次アドレス指定される。

【0306】ライトクロック信号 o CWが16回カウントされ、16進カウンタ232のカウント値すなわちライト列アドレスポインタAPYWが15となると、所定のタイミングでカウントアップ信号 o UPYが発生される。アドレス(0,15)が指定され、画素データが書込まれた後このカウントアップ信号 o UPYに従って24進カウンタ233のカウント値が1増分される。一方、ライトクロック信号 o CWが与えられると16進カウンタ232のカウント値が0に復帰する。ここで、24進カウンタ233の出力の変化時点はライトクロック信号 o CWに同期するように構成されてもよい。これにより、アドレス(2,0)が指定されて次いでライトクロック信号 o CWが与えられると順次第2行の画素データを格納するためのアドレス指定が行なわれる。

50 【0307】上述の動作を繰返し、24進カウンタ23

3のカウント値が最大値 (23) となるとカウントアッ プ信号

の

U

a

が

発生され、

T型フリップフロップ

231 の出力状態が変化する。すなわちT型フリップフロップ 231の出力が"1"となる。24進カウンタ233の 出力は、16進カウンタ232からのカウントアップ信 号に従って0に復帰する。24進カウンタ233の出力 がOであり、T型フリップフロップ231の出力が1で あるため、このリード行アドレスポインタAPXWは1 を指定する。したがって、次にライトクロック信号

のC Wが与えられるとアドレス (1,0) が指定され、以降 10 この第1行の画素データ格納位置が順次アドレス指定さ れた後、24進カウンタ233のカウント値が16進力 ウンタ232のカウントアップ信号

のUPYに従って変 化するとリード行アドレスポインタAPXWは3とな り、第3行の画素データ格納位置が順次アドレス指定さ れる。

【0308】したがって、図120 (A) に示すように 第1フィールド (偶数フィールドまたは奇数フィール ド) に含まれる画素データはサーチウィンドウバッファ メモリ205の偶数行に順次格納され、第2フィールド 20 (奇数フィールドまたは偶数フィールド) に属する画素 データは図120 (B) に示すように奇数行に順次格納 される。この第1フィールドおよび第2フィールドと偶 数フィールドおよび奇数フィールドとの対応関係は任意 であるが、先の説明との対応で言えば、第1フィールド は偶数フィールドに対応し、第2フィールドは奇数フィ ールドに対応する。したがって、フィールド単位で与え られる画素データ(たとえば一般のNTSC方式に従う 画像データ)を2フィールドを単位としてバッファメモ リに格納することにより1フレームの画像に含まれる画 30 素データがフレーム形式でサーチウィンドウバッファメ モリ205内に格納される。

【0309】リードアドレス発生器235の動作は、先に図115を参照して説明したリードアドレス発生器222の動作と同じであり、リードクロック信号 φ C R に従って第0列の画素データが第0行から第47行まで順次読出され、次に第1列の画素データが読出され、以降この動作が繰返される。この読出動作時における画素データの読出シーケンスは図116(B)に示すものと同じである。

【0310】上述のように、フレーム形式またはフィールド形式いずれの形式の画像データが入力されてもすべてフレーム形式の画像データに変換して演算部1へ伝達することができる。したがって、演算部1は、入力画像データの画面形式にかかわらずフレームを単位として動きベクトル検出を実行することが可能となる。

【0311】 [入力部の第2の構成] 図121は、入力部の第2の構成を概略的に示す図である。この図121に示す構成においては、フレーム形式またはフィールド形式の画像画素データ列をフィールド形式画像の画素デ 50

110

ータ列に変換して出力する。

【0312】画面形式変換部207は、フィールド形式 の画像画素データ列が与えられたときにサーチウィンド ウバッファメモリ205に対するアドレスを発生するフ ィールド/フィールド用アドレス生成器254と、フレ ーム形式の画像画素データ列が与えられたときにフィー ルド形式の画像画素データ列に変換するアドレスを発生 するフレーム/フィールド用アドレス生成器252と、 画面形式指定信号 ø P Tに従ってフィールド/フィール ド用アドレス生成器254およびフレーム/フィールド 用アドレス生成器252が出力するアドレスポインタの 一方を選択してサーチウィンドウバッファメモリ205 へ与えるセレクタ211を含む。フィールド/フィール ド用アドレス生成器254の構成は図115に示すフレ ーム/フレーム用アドレス生成器213の構成と同じで ある。処理対象となる画素データ列の画面形式がフレー ム形式であるかフィールド形式であるかが異なるだけで ある。

【0313】図122 (A) にフィールド/フィールド 用アドレス生成器254が発生するアドレスポインタの 内容およびサーチウィンドウバッファメモリ205に格 納される画素データ列の対応関係を示す。図122

(A) に示すように、フィールド形式画像の画素データ列が与えられるとき、フィールド/フィールド用アドレス生成器254は、まず第0行を指定しこの第0行において第0列ないし第15列を順次指定する。第0行において第15列に画素データが書込まれた後次いで第1行が指定され、再び第1行において16個の画素データが書込まれる。以降この動作を第47行に対するまで繰返し実行する。ただしここで演算部1において利用されるサーチウィンドウのサイズは48画素(行)×16画素(列)としている。

【0314】画素データ読出時においてはフィールド/フィールド用アドレス生成器254は、図122(B)に示すように、まず第0列を選択状態とし、順次第0行ないし第47行を指定する。これにより第0列の画素データが順次読出される。第0列の画素データ(48画素)が読出されると、次いで第1列における48個の画素が順次読出される。この動作を繰返し実行する。これ10により、演算部1においてプロセッサアレイ内に格納するサーチウィンドウブロック画素データの順序でサーチウィンドウバッファメモリ205から画素データ列を読出す

【0315】図123に、フレーム/フィールド用アドレス発生器252が発生するアドレスポインタの発生順序を示す。フレーム/フィールド用アドレス生成器252は、フレーム形式の画像画素データ列が与えられたときにサーチウィンドウバッファメモリ205に対する画素データ格納位置を示すアドレスポインタを発生する。画素データ書込時においては、図123(A)に示すよ

うに、フレーム/フィールド用アドレス生成器252 は、フィールド形式画像入力時と同様に、1行ずつ順次 画素データを格納するようにアドレスポインタを発生す る。この画素データ書込時においてはフレーム/フィー ルド用アドレス生成器252は95画素(行)×16画 素(列)の画素データを単位として格納する。フレーム 形式画像は、偶数フィールドおよび奇数フィールド(第 1フィールドおよび第2フィールド)を含んでおり、フィールド形式の画像作成のためにはこのフレーム画像か ら1枚のフィールド画像の画素データを抽出する必要が 10 あるためである。画素データ読出時においては、フレー ム/フィールド用アドレス生成器252は、図123

(B) に示すように、各列ごとに偶数行の画素データのみを読出すようにアドレスポインタを発生する。これにより第1フィールドの画素データのみが抽出されて48 画素行×16画素列のサーチウィンドウの画素データが得られる。

【0316】図124は、図121に示すフレーム/フ ィールド用アドレス発生器の具体的構成を示す図であ る。図124において、フレーム/フィールドアドレス 20 発生器252は、画素データ書込時にアドレスポインタ を発生するライトアドレス発生器260と、画素データ 読出時にアドレスを発生するリードアドレス発生器26 5を含む。ライトアドレス発生器260は、画素データ 書込時に発生されるライトクロック信号 ø CWをカウン トし、そのカウント値を列アドレスポインタAPYWと して出力する16進カウンタ262と、16進カウンタ 262のカウントアップ信号 ø UPYをカウントしその カウント値を行アドレスポインタAPXWとして出力す る95進カウンタ264を含む。このライトアドレス発 30 生器260は、先に図115を参照して説明したライト アドレス発生器と同様の動作を行ない、16進カウンタ 262により1行の画素データ格納位置がすべて指定さ れたときに次の行のアドレスが指定される。95進カウ ンタ264は、95行のアドレスを順次指定する。

【0317】リードアドレス発生器265は、画素データ読出時に発生されるリードクロック信号 の C R を カウントする48 進 カウンタ268と、48 進 カウンタ268のカウントアップ信号 の U P X を カウントし、そのカウント値を列アドレスポインタ A P Y R として出力する4016 進 カウンタ266と、固定値"0"を発生する1ビットアドレス発生器267を含む。48 進 カウンタ268の出力と1ビットアドレス発生器267を含む。48 進 カウンタ268の出力と1ビットアドレス発生器267を含む。1ビットアドレスポインタ A P X R として利用される。1ビットアドレス発生器267からの固定ビット値"0"は画素データ読出時に利用される行アドレスポインタ A P X R の最下位ビットとして利用される。したがって行アドレスポインタ A P X R は個数行のみを指定する。このリードアドレス発生器265の構成により、画素データ読出時に第0行、第2行、第4行、…、第94行を順次指定50

112

して画素データを読出すことができ、1列の画素データを読出した後16進カウンタ266のカウント値を1増分して次の列の画素データを順次読出すことができる。【0318】この図121に示すような構成を利用すれば、入力画像画素データの画面形式がフィールド形式の画像画素データ列を生成することができ、入力画像の面形式にかかわらずフィールドを単位として動きベクトルを検出することができる。また外部にフレーム形式の画像画素データ列をフィールド形式の画像画素データ列に変換する回路を設ける必要がなく、装置規模を増大させることなく任意の画面形式に対応することのできる汎用性の高い動きベクトル検出装置を実現することができる。

【0319】 [入力部の第3の構成] 図125は、この 発明に用いられる動きベクトル検出装置の入力部の第3 の構成を示す図である。図125において、画面形式変 換回路207は、フィールド形式の画像画素データ列が 与えられたときに書込アドレスポインタを発生するフィ ールド/フィールド用アドレス発生器272と、フレー ム形式の画像画素データ系列が与えられたときに書込ア ドレスポインタを発生するフレーム/フィールド用アド レス発生器274と、画面形式指定信号 ø P T に従って アドレス発生器272および274の一方の出力アドレ スを選択するセレクタ276と、フレーム/フィールド 用アドレス発生器274から発生されるアドレスポイン タの最下位ビットの値に従ってサーチウィンドウバッフ アメモリ205へのデータの書込を禁止する書込禁止回 路277と、バッファメモリ205からの画素データ読 出時の読出アドレスを発生するリードアドレス発生器2 79を含む。フィールド/フィールド用アドレス発生器 272およびフレーム/フィールド用アドレス発生器2 74は画面形式指定信号 φPTに従って一方のみが活性 状態とされる。この画面形式指定信号φPTに従ってア ドレス発生器272および274の一方が活性化される 構成は、先の第1および第2の画面形式変換回路の構成 においても同様である。

【0320】サーチウィンドウバッファメモリ205は、行および列のマトリックス状に配列された複数のメモリセル (たとえばSRAMセル)を有するメモリセルアレイ280と、データ書込時に画面形式変換回路207のセレクタ276を介して与えられる書込アドレスポインタに従ってメモリセルアレイ280内のメモリセルを選択し、選択されたメモリセルへ入力画像画素データを書込む書込制御回路282と、データ読出時にリードアドレス発生器279から与えられたアドレスポインタに従ってメモリセルアレイ280から対応のメモリセルを選択し、その記憶データを読出す読出制御回路284を含む。書込制御回路282および読出制御回路284はそれぞれクロック信号のCWおよびのRWに従って動

作する。 曹込制御回路282は、 曹込禁止回路278が **魯込禁止を示すとき外部から画案データが与えられてい** てもデータの鸖込を実行しない。

【0321】フィールド/フィールド用アドレス発生器 272は図115に示すライトアドレス発生器220と 同じ構成を備える。メモリセルアレイ280は、サーチ ウィンドウのデータを格納するために48行16列に配 置されたメモリセルを備えると仮定する。フィールド形 式の画像画素データ列が与えられた場合には、フィール ド/フィールド用アドレス発生器272が活性化され、 書込制御回路282の制御の下にフィールド形式画像の 画素データ列がメモリセルアレイ280内へ順次先に説 明したものと同様にして書込まれる。フレーム形式の画 像の画素データ列が与えられた場合、フレーム/フィー ルド用アドレス発生器274の発生するアドレスポイン タに従って画素データの書込が実行される。このときフ レーム/フィールド用アドレス発生器274の発生する アドレスに従って1行に対する画素データの書込が行な われた場合、次の行に対する書込はフレーム内の別のフ ィールドの画素データであり、データの書込が禁止され 20 る。すなわち、フレーム/フィールド用アドレス発生器 274が発生するアドレスに従ってフレーム形式画像の うち1つのフィールド(偶数フィールドまたは奇数フィ ールド:第1フィールドまたは第2フィールド)の画素 データが抽出され、この1つのフィールドに対してのみ 書込制御回路282によりメモリセルアレイ280への データ書込が行なわれ、別のフィールドに対しては書込 禁止回路278の制御の下に画素データの書込が禁止さ れる。したがって、メモリセルアレイ280においては 入力される画像の形式がフレーム形式およびフィールド 30 形式いずれであってもフィールド形式の画像の画素デー タが格納される。

【0322】リードアドレス発生器279は図118に 示すリードアドレス発生器235と同様の構成を備え、 メモリセルアレイ280において、各列ごとに順次メモ リセルが選択されるようにアドレスを発生する。読出制 御回路284は読出クロック信号 øRWに従ってリード アドレス発生器279からのアドレスに従ってメモリセ ルアレイ280内のメモリセルを選択し、その選択され たメモリセルが有する画素データを読出す。したがって 40 読出制御回路284からはフィールド形式の画像の画素 データ列が順次出力される。

【0323】図126は図125に示すフレーム/フィ ールド用アドレス発生器274の具体的構成を示す図で ある。図126において、フレーム/フィールド用アド レス発生器274は、ライトクロック信号

のCWをカウ ントしそのカウント値を列アドレスポインタAPYWと して発生する16進カウンタ292と、16進カウンタ 292のカウントアップ信号 ø U P Y をカウントする 7 ビットカウンタ (95進カウンタ) 294を含む。7ビ 50 6ビットカウンタ298のカウント値は1を維持する。

114

ットカウンタ294は、最下位ビット (LSB) のみを 含む1ビットカウンタ296と、残りの上位6ビットカ ウント値を出力する6ビットカウンタ298を含む。1 ビットカウンタ296のカウント値は書込禁止回路27 8へ書込禁止指示信号として与えられる。この1ビット カウンタ296のカウント値 (LSB) が"1"のとき 書込禁止回路278は書込禁止が指定されたとして書込 制御回路282によるデータ書込動作を禁止する。6ビ ットカウンタ298のカウント値が行アドレスポインタ APXWとして出力される。次にこの図47に示すフレ ーム/フィールド用アドレス発生器274の動作をその 動作タイミング図である図127を参照して説明する。

【0324】初期時においては16進カウンタ292お よび7ビットカウンタ294のカウント値はともに0に 設定される。16進カウンタ292はライトクロック信 号
ø
CWを
カウントして
列アドレスポイン
タAPYWを 発生する。この16進カウンタ292のカウント値が1 5に到達すると1行すなわち第0行の16画素のデータ の書込が完了したことになる。この書込まれた画素デー タは第1フィールドに属している。

【0325】次に16進カウンタ292のカウント値が 0に戻る。この16進カウンタ292のカウント値の初 期値への復帰に応答して7ピットカウンタ294のカウ ント値が1増分される。このときには、最下位ビットL SBを出力する1ビットカウンタ296のカウント値が 1となり、6ビットカウンタ298のカウント値は変化 しない。したがって行アドレスポインタAPXWは0を 維持する。このとき、1ビットカウンタ296のカウン ト値 (LSB) が1であるため、書込禁止回路278は 書込制御回路282の書込動作を禁止する。これにより 16進カウンタ292のカウント値が15に到達するま での期間画素データの書込が禁止され、第2フィールド に属する画素データの書込が禁止される。

【0326】次いで再び16進カウンタ292のカウン ト値が0に復帰すると、カウントアップ信号

のUPYに 従って7ビットカウンタ294のカウント値が1増分さ れる。これにより1ビットカウンタ296のカウント値 (LSB) が0となり、6ビットカウンタ298のカウ ント値が1となる。この1ビットカウンタ296のカウ ント値 (LSB) が0であるため、書込禁止回路278 は書込禁止を解除する。これにより書込制御回路282 はフレーム形式の画像の画素データ列を順次書込む。こ のとき書込まれる画素データは第1フィールドに属して おり、第1行に書込まれる。

【0327】次いで再び16進カウンタ292のカウン ト値が15に到達し、1行の画素データの書込が完了す るとカウントアップ信号 ø U P Y が発生される。これに より7ビットカウンタ294のカウント値が1増分さ れ、1ビットカウンタ296のカウント値が1となり、

したがってこの場合には、1ビットカウンタ296のカウント値1に従って画素データの聾込が禁止される。以降この動作を繰返すことによりフレーム形式の画像の画素データ列のうち第2フィールドの画素データに対する 書込が禁止され、第1フィールドの画素データのみがメモリセルアレイ280内に書込まれる。

【0328】すなわち、図128に示すようにフレーム 形式画像290から必要とされる第1フィールドの画素 データのみを選択してメモリセルアレイ280内へ書込 むことにより、第1フィールド画素データのみでサーチ 10 ウィンドウを形成することができ、フレーム形式の画像 の画素データ列からフィールド形式画像の画素データを 得ることができる。

【0329】データの読出は、先に示したフィールド/フィールド画像のデータ読出動作(図122(B)参照)と同じである。

【0330】上述のようにフレーム形式画像から必要と されるフィールドの画像データのみを抽出してメモリセ ル内へ格納することにより、入力画像データの画像形式 にかかわらず常にフィールド単位で動きベクトルを検出 20 することが可能となる。

【0331】[データバッファの構成]図129はプロセッサアレイ内に含まれるサイドウィンドウブロックデータを格納するためのデータレジスタの構成を示す図である。図129において、データレジスタ(バッファ)DLは、複数の縦続接続されたデータ転送機能を備えるレジスタを含む。複数のレジスタは2つずつグループに分割される。図129においては2つのレジスタグループG#1、およびG#nを代表的に示す。レジスタグループG#1、…、G#nはそれぞれ縦続接続されたレジ 30スタRG1およびRG2を含む。これらのレジスタグループG#1~G#nは一方方向に沿って図示しないクロック信号に応答してサーチウィンドウ画素データを伝達する機能を備える。

【0332】データバッファDLはさらに、各レジスタグループG‡1~G‡nの出力のいずれかを選択信号φSELに従って選択するセレクタ300を含む。この選択信号φSELは外部から与えられる。このセレクタ300により、データバッファDLのレジスタの段数を変更することができる。たとえばレジスタグループG‡140が選択された場合、このデータバッファDLのレジスタの段数は2であり、サーチウィンドウ画素データを2画素格納することができる。レジスタグループG‡nが選択された場合には、このデータバッファDLはそこに含まれるレジスタの段数だけサーチウィンドウ画素データを格納することができる。

【0333】データバッファDLは、サイドウィンドウ 行される。読出すべきデータが新たに与えられたデータ ブロックの画素データを格納する(図8参照)。したが で変更されるのを防止するためである(ただしリードア って、データバッファに含まれるレジスタの段数を変更 ドレスとライトアドレスが同じアドレスを指定するよう することによりサイドウィンドウブロックのサイズを変 50 に設定される場合)。次に図131に示すデータバッフ

116

更することができ、応じてサーチウィンドウのサイズ、すなわちサーチェリアの範囲を変更することができる。これにより仕様に応じてサーチェリアが変更されても容易に対応することができる。なお、レジスタグループに含まれるレジスダの数およびレジスタグループの数は任意である。

【0334】 [データバッファの変更例1] 図130は データバッファの変更例を示す図である。図130において、データバッファDLは縦続接続された複数のレジスタRGa~RGnを介してデータ転送が可能である。レジスタRGa~RGnの出力部に活性化信号 ϕ a~ ϕ nに応答して 導通する選択ゲートSELa~SELnがそれぞれ設け られる。外部から与えられる選択信号 ϕ a~ ϕ nのうちのいずれか1つが活性状態とされる。導通状態とされた 選択ゲートSELiは、対応のレジスタRGiの出力を データ線302へ伝達する。このデータ線302は要素 プロセッサアレイ内における同じ線形プロセッサアレイの最下流の要素プロセッサPEmの入力部に接続される。

【0335】図130に示す構成に従えば、選択信号φ a ~ φ n に従ってデータバッファのレジスタ段数をレジスタ単位で設定することができ、より柔軟にサーチエリアの仕様変更に対処することができる。

【0336】 [データバッファの他の構成例] 図131 は、データバッファの他の具体的構成を示す図である。 図131において、データバッファDLは、サーチウィ ンドウ画素データを入力する入力回路310と、入力回 路310から与えられるサーチウィンドウ画素データを 各ファイルに格納する複数のファイルを備えるレジスタ ファイル312と、レジスタファイル312へのデータ 書込時におけるライトアドレスポインタを発生するライ トアドレス発生回路316と、レジスタファイル312 からのデータ読出時に用いられるリードアドレスポイン タを発生するリードアドレス発生回路314と、レジス タファイル312からのリードアドレス発生回路314 により指定されたファイルの内容を読出す出力回路31 8と、リードアドレス発生回路314の初期アドレスを 設定する初期アドレス設定回路319を含む。レジスタ ファイル312は、たとえばSRAMセルを用いて構成 される、1ファイルに1画素データを格納する。ライト アドレス発生回路316およびリードアドレス発生回路 314は、それぞれライトクロック信号 ø Wおよびリー ドクロック信号 ø Rに従ってアドレスを順次 1 ずつ増分 または減分する。このデータバッファDLの構成におい ては、データの読出が行なわれた後にデータの售込が実 行される。読出すべきデータが新たに与えられたデータ で変更されるのを防止するためである (ただしリードア ドレスとライトアドレスが同じアドレスを指定するよう

ァの動作を図152を合わせて参照して説明する。

【0337】図152においては、レジスタファイル312のファイル数が8であり、8個のファイルにそれぞれアドレス0ないし7が割り当てられている構成が一例として示される。また図152においては、初期アドレス設定回路319は、リードアドレス発生器314の初期アドレスとしてアドレス4を指定している。

【0338】ライトアドレス発生回路316は、ライト レスを指定する。このライトアドレス発生回路316か 10 らのライトアドレスポインタに従って入力回路310は 与えられたサーチウィンドウ画素データをレジスタファ イル312における対応のファイルに售込む。したがっ てレジスタファイル312においてアドレス0、1、… に対し入力されたサーチウィンドウ画素データSY1、 SY2、…が順次書込まれる。リードアドレス発生回路 314は、リードクロック信号 ø Rに従って、初期アド レス設定回路319により設定された初期アドレス4か ら順次アドレスを指定する。リードアドレス発生回路3 14が発生するリードアドレスポインタも0になると、 レジスタファイル312のアドレス0に格納された画素 データSY1が出力回路318により読出される。以降 順次レジスタファイル312に格納された画素データS Y2、SY3、…がリードクロック信号

Rに従って読 出される。したがってこの構成においては、入力サーチ ウィンドウ画素データは5クロックサイクル遅れて出力 されることになる。したがってこの初期アドレス設定回 路319によるリードアドレスの初期アドレスを変更す ることにより、このデータバッファの遅延時間を変更す ることができ、このデータバッファに格納される有効サ 30 ーチウィンドウ画素データの数は変更することができ、 サーチエリア (サーチウィンドウ) の垂直方向のサイズ を変更することができる。データバッファの遅延時間を 変更することによりサーチエリアの垂直方向のサイズが 変更されることについて以下に具体的に説明する。

【0339】図133(A)に示すように、ライトアドレスポインタWPがアドレス4を示しているとき、リードアドレスポインタRPがアドレス0を示す状態を考える。この状態においては、レジスタファイル312においてはサーチウィンドウ画素データSY1~SY5が格 40納されている。

【0340】図133(B)に示すようにライトアドレスWPが7を示すとき、リードアドレスRPはアドレス3を示す。この状態においてはアドレス0、1および2のファイルに格納された画素データSY1~SY3は既に読出されている。したがって画素データSY4を読出す前には、レジスタファイル312においては画素データSY4~SY8の画素データが有効画素データ(これから読出されるべき画素データ)として格納されている。

118

【0341】図133 (C) に示すようにさらにクロックサイクルが進み、ライトアドレスポインタWPがアドレス3を示すとき、リードアドレスポインタRPはアドレス7を示している。この状態においては、アドレス4ないし6に格納された画素データSY5~SY7は既に読出されており、消費された画素データである。この状態においても、レジスタファイル312に格納された画素データSY8~SY12が有効画素データとなる。

【0342】次のサイクルにおいては、図133 (D) に示すようにライトアドレスポインタWPがアドレス4 を指定し、リードアドレスポインタRPがアドレス0を指定する。この状態においては画素データSY9~SY13が有効画素データとなる。

【0343】すなわち、入力サーチウィンドウ画素デー タはレジスタファイル312内のすべてのファイル (図 示の例では8個のファイル) に格納されるが、有効サー チウィンドウ画素データの数はすべてのレジスタファイ ルの数以下となる(図示の例では5)。このレジスタフ ァイル312内に格納される有効サーチウィンドウ画素 20 データの数は初期アドレス設定回路319が指定する初 期アドレスに1加えた値と等しくなる。したがってこの レジスタファイル312は図133 (E) に示すように 5段のレジスタRG1~RG5を縦続接続したシフトレ ジスタと等価な構成となる。データバッファ内には図8 に示すサイドウィンドウブロックの画素データが格納さ れる。この図133 (E) に示すレジスタの段数はサイ ドウィンドウブロックの垂直方向の画素数に等しい。し たがって図131に示す構成を利用することにより、サ イドウィンドウブロックの垂直方向の長さを変更するこ とができ、応じてサーチウィンドウの垂直方向の長さを 調節することができる。

【0344】上述の構成により、任意のサーチエリアのサイズに対して柔軟に対処することが可能となる。

【0345】[階層化動きベクトル検出方式]図134はこの発明に従う階層化動きベクトル検出方式に用いられるサーチェリアおよびテンプレートブロックの構成を示す図である。図134において、テンプレートブロック350は、先に説明した全探索方式動きベクトル検出装置において用いられるものと同様、16画素(行)×16画素(列)の画素で構成される。動きベクトル探索範囲は水平および垂直方向ともに±64画素である。したがってサーチェリア352は、(64+16+64)×(64+16+64)=142×142画素で構成される。

【0346】階層化動きベクトル検出方式においては、 2段階で動きベクトルの探索が行なわれる。第1段階で はサーチエリア352内の評価点(変位ベクトルに対応 し、評価関数値が求められる点: (-64, -64) ~ (64, 64) の各点)を間引いてブロックマッチング 50 処理を行なって評価関数値を算出する。算出された評価

関数値から最も良い相関度を示す最適評価関数値および 対応の変位ベクトルを求める。この最適評価関数値およ び対応の変位ベクトルの検出を複数の予測モードそれぞ れに対して並列に実行する。次に具体的に第1段階のブ ロックマッチング処理について説明する。

【0347】図135(A)に示すように、まず、評価点(-64,-64)のサーチウィンドウブロック354aのテンプレートブロック350に対する評価関数値が算出される。この評価関数値の算出動作は先の全探索方式の動きベクトル検出装置において述べたものと同様、対応の画素間の差分絶対値の算出および求められた差分絶対値の総和が求められる。この評価関数値としては差分絶対値和に代えて差分自乗和などの他の評価関数値が用いられてもよい。

【0348】次いで、図135 (B) に示すように、評 価点 (-64, -63) ~ (-64, -57) の7評価 点がスキップされ (間引かれ)、評価点 (-64, -5 6) に対応するサーチウィンドウブロック354bの評 価関数値が算出される。7つの評価点をスキップしての 評価関数値算出を繰返し、サーチエリア352の下部の 20 評価点(64、64)の評価関数値の算出が完了する と、再度サーチエリア352の図の上部側からの評価関 数値算出が行なわれる。評価点列変換時においては、図 135 (C) に示すように、水平方向に7画素分評価点 がスキップされ、次に評価関数値が算出される評価点は (-56, -64) となる。以降垂直方向に7画素分ず つ評価点をスキップして評価関数値を算出し、サーチエ リア352の下部に評価点に到達すると、水平方向に7 画素分の評価点をスキップして再度サーチエリア352 の上部から順次評価関数値を算出する。

【0349】図135(A)~(C)に示す一連の動作を繰返すと、図136に示すように、サーチェリア352内のすべての代表評価点E(評価偶数値が算出される評価点であり、水平および垂直方向の8評価点ごとに配置された評価点)に対する評価関数値が算出される。これらの代表評価点Eの評価関数値から最も高い相関度を示す評価関数値を検出し、対応の評価点Estが決定される。この最適代表評価点Estは複数の予測モードそれぞれに対して求められる。以上の一連の動作が第1段階の概略探索動作シーケンスであり、次に第2段階の探40索動作が行なわれる。

【0350】第2段階の探索動作においては、図137に示すように、最適代表評価点Estの周辺領域(全探索領域)356をサーチエリアとし、この周辺領域356内のすべての評価点に対する探索が行なわれる。周辺領域356は、少なくともスキップされた評価点を包含する。図137に示す構成では、周辺領域356は探索範囲を最適代表評価点を基準として水平および垂直±16とする。したがって周辺領域356内の32×32=93150

120

の評価点すべてに対し評価関数値の算出を行ない、この 算出された評価関数値に従って最適評価点を求め、この 最適評価点に対応する変位ベクトルを動きベクトルとし て決定する。この全探索動作が複数の予測モードそれぞ れに対して並列に実行される。

【0351】第1段階での評価点の数は(8+1+8) × (8+1+8) = 17×17=289であり、第2段階での評価点の数は32×32=1024であり、合計1313となる。したがって全探索方式に比べて広い画像領域をサーチエリアとして動きベクトル検出を行なうことができ、また複数の予測モードそれぞれに対し並列に動きベクトルが決定されるため、装置規模を増大させることなく効率的に動きベクトルを決定することができる。次に具体的構成について説明する。

【0352】 [階層探索方式動きベクトル検出装置の第 1の実施例] 図138は、階層探索方式動きベクトル検 出装置の第1の実施例の構成を概略的に示す図である。 図138において、階層探索方式動きベクトル検出装置 は、サーチエリア内の代表評価点に対する評価関数値を フィールド予測モード、上サブテンプレートブロック予 測モード、および下サブテンプレートブロック予測モー ドそれぞれに従って同時に算出し、これら算出した評価 関数値ef、euおよびelを対応の変位ベクトル (評 価点位置を表わす) v f 、 v u および v l とともに比較 選択部404へ与える粗探索演算部402を含む。この 粗探索演算部402は、その具体的構成は後に説明する が、図135 (A) ないし (C) および図136を参照 して説明した第1段階の探索動作を実行する。ここで、 動きベクトル検出装置はフィールドを単位として動きべ 30 クトルを検出する。フィールド予測モードに従って算出 される評価関数値および変位ベクトルをefおよびvf で示し、上サブテンプレートブロック予測モードに従っ て算出される評価関数値および対応の変位ベクトルを e uおよびvuで表わし、下サブテンプレートブロック予 測モードに従って算出される評価関数値および対応の変 位ベクトルをelおよびvlで表わす。

【0353】比較選択部404は、粗探索演算部402からの評価関数値ef、euおよびelならびに変位ベクトルvf、vuおよびvlを受け、フィールド予測モード、上サブテンプレートブロック予測モード、および下サブテンプレートブロック予測モードで表適代表評価点を決定し、各予測モードの最適代表評価点を決定し、各予測モードの最適代表評価点を示す変位ベクトルvfst、vustおよびvlstよびvlstは、それぞれフィールド予測モードによる最適変位ベクトル、上サブテンプレートブロック予測モードにおける最適変位ベクトルを表わす。

【0354】動きベクトル検出装置はさらに、比較選択

部404から与えられた最適変位ベクトルvfst、v u s tおよびvls tに従って最適代表評価点周辺領域 を各最適変位ベクトルに対して抽出し、抽出された周辺 領域において全探索を行なう密探索演算部406を含 む。密探索演算部406は、最適変位ベクトルvfs t、vustおよびvlstそれぞれに対して設けられ た第1ないし第3の全探索演算部410、412および 414を含む。第1の全探索演算部410は、最適変位 ベクトルvfstに従って最適代表評価点周辺領域を抽 出し、フィールド予測モード、上サブテンプレートブロ 10 ック予測モード、下サプテンプレートブロック予測モー ドそれぞれに従って最適評価点を算出し、最適評価点を 表わす変位ベクトルVf1、Vu1およびVl1と対応 の評価関数値Ef1、Eu1およびEl1を比較選択部 408ヘ与える。

【0355】第2の全探索演算部412は、上サブテン プレートブロック予測モードに従って求められた最適変 位ベクトルvustに従って最適代表評価点周辺領域を 抽出し、この最適代表評価点周辺領域に対し3つの予測 モードに従って評価関数値を求め、対応の変位ベクトル 20 とともに比較選択部408へ与える。

【0356】第3の全探索演算部414は、下サブテン プレートブロック予測モードに従って決定された最適変 位ベクトルvls tに従って最適代表評価点周辺領域を 抽出し、この最適代表評価点周辺領域に対し全探索方式 で評価関数値算出を行ない、予測モードそれぞれに対す る評価関数値Ef3、Eu3およびE13を対応の変位 ベクトルVf3、Vu3およびVl3とともに比較選択 部408へ与える。

【0357】比較選択部408は、合計9種類の評価関 数値Ef1、Eu1、El1、Ef2、Eu2、El 2、Ef3、Eu3およびEl3から最も相関度の高い 評価関数値(最小の評価関数値を求め、対応の予測モー ド、変位ベクトルMV、および評価関数値EVを出力す る。

【0358】図139は、図138に示す粗探索演算部 402および比較選択部404の構成を概略的に示す図 である。図139において、粗探索演算部402は、外 部のプレーンメモリに格納された参照画像データからサ ーチウィンドウブロックサイズの画素データを格納する 40 る)。 メモリセルアレイ412と、メモリセルアレイへの画素 データ書込時のライトアドレスポインタを発生するライ トアドレス発生器414と、メモリセルアレイ412か らの画素データ読出時にリードアドレスポインタを発生 するリードアドレス発生器416と、メモリセルアレイ 412から読出された1行のデータをラッチしかつ転送 する出力回路418と、テンプレートブロックの画素に 対応して行および列のマトリックス状に配列される要素 プロセッサを含む要素プロセッサアレイ419と、要素

る差分絶対値をそれぞれ予測モードに従って総和し、各 予測モードに対応する評価関数値 $\Sigma \mid a - b \mid$ 、 $\Sigma u \mid$ a-b | およびΣ1 | a-b | を出力する総和部420 とを含む。要素プロセッサアレイ419の要素プロセッ サのテンプレートブロック画素データ格納部へはテンプ レートブロックデータメモリ425からテンプレートブ ロック画素データが転送される。

【0359】比較選択部404は、総和部420からの 評価関数値を並列に受け、各予測モードに対して最適評 価点を表わす変位ベクトルvfst、vustおよびv 1 s t を出力する比較部422を含む。この比較選択部 404の構成は先に図30および図27を参照して説明 した比較部の構成と同様であり、この動作説明は繰返さ ない。

【0360】図140は、要素プロセッサアレイ419 の具体的構成を示す図である。図140において要素プ ロセッサアレイ419は、行および列のマトリックス状 に配列された要素プロセッサPEを含む。図140の水 平方向に配列された16個の要素プロセッサPE0~P E15は線形プロセッサアレイLAを構成する。16個 の線形プロセッサアレイLA0~LA15が配列され る。要素プロセッサPE (PEO~PE15) は自身が 属する線形プロセッサアレイLA (LAO~LA15) において隣接 (図140の右側) の要素プロセッサヘサ ーチウィンドウブロック画素データおよびテンプレート ブロック画素データを転送することができる。

【0361】メモリセルアレイ412は、16行16列 に配列されたメモリセルを含む。図140においては、 メモリセルアレイ412において16行のメモリセルに 対応して配置された16本のワード線WL0~WL15 を示す。メモリセルアレイ412からのデータ読出時に は1行のメモリセルのデータが同時に選択されて出力回 路418へ与えられる。外部のプレーンメモリからのサ ーチウィンドウ画素データ書込時においては、装置の外 部から画素データを受けるため、先の図114ないし図 127に示すように1本のワード線を選択し、この選択 されたワード線へ順次画素データが書込まれる。このメ モリセルアレイ412は、好ましくはSRAMセルのア レイで構成される (高速アクセスを可能とするためであ

【0362】図141は、要素プロセッサアレイ419 に含まれる要素プロセッサPE15の構成を示す図であ る。図141において、要素プロセッサPE15は、出 力回路418からのサーチウィンドウ画素データを格納 しかつ転送するデータレジスタ431と、テンプレート ブロックデータメモリ425からのテンプレートブロッ ク画素データを格納するためのデータレジスタ432 と、データレジスタ431および432の格納データの 差分絶対値を求める差分絶対値回路433を含む。この プロセッサアレイ419の要素プロセッサから出力され 50 図141に示す要素プロセッサPE15の構成は、図2

0に示す要素プロセッサの構成と同じであり、単にデータバッファからサーチウィンドウ画素データを受ける代わりに出力回路418から画素データを受ける点が異なっているだけであり、それ以外の動作は同様である。データバッファが設けられていないため、サーチウィンドウ画素データは線形プロセッサアレイLA(LA0~LA15)内においてのみ転送される。次にこの図140に示すメモリセルアレイから要素プロセッサへのデータ

【0363】図142(A)に示すように、要素プロセ 10 ッサアレイ419においては、変位ベクトル(-64, -64)のサーチウィンドウブロック354aが格納されている状態を考える。このとき図139に示すライトアドレス発生器414は、行アドレス0から行アドレス7まで順次変化させ、行アドレス0ないし7の各行にサーチエリア352内の第-48行ないし第-41行の16個の画素データを格納する。この状態では、メモリセルアレイ412においては、変位ベクトル(-56, -64)の画素データが格納されている。

転送動作について図142を併せて参照して説明する。

【0364】変位ベクトル (-64, -64) に対する 20 評価関数値の算出が完了すると、リードアドレス発生器 416からのリードアドレスポインタRPが0から7ま で順次発生される。行アドレス0には第-48行の画素 データが格納されている。1行の画素データを読出して 出力回路418を介して要素プロセッサアレイ419へ 伝達することにより、第一48行ないし第一41行の画 素データが順次要素プロセッサアレイ419内に格納さ れる。このとき要素プロセッサアレイ419内において は、サーチウィンドウブロック画素データの隣接要素プ ロセッサ間の転送が実行されている。したがって行アド 30 レス7の第-41行の画素データが要素プロセッサアレ イ419に格納されたとき、要素プロセッサアレイ41 9においては変位ベクトル (-56, -64) の画素デ ータが全て格納されている。1行の画素データの要素プ ロセッサアレイ419への格納と同時に1行ずつ画素デ ータが要素プロセッサアレイ内をシフトされているため である。

【0365】このメモリセルアレイ412からの画素データ読出と並行してライトアドレス発生器414からのライトアドレスポインタWPが行アドレス8から15へ40変化し、第-40行ないし第-33行の画素データが格納される。この変位ベクトル(-56, -64)のサーチウィンドウブロック354bに対する評価関数値の算出が完了すると、次いでメモリセルアレイ412からはリードアドレスポインタRPに従って行アドレス8ないし15の画素データが行単位で順次読出されて要素プロセッサアレイ419においては変位ベクトル(-48, -64)に対応する画素データが格納される。このデータ読出動作と並行してライトアドレスポインタWPに従50

124

って行アドレス0ないし7の位置に第一32行ないし第 -25行の画素データが格納される。以降、上述の動作 を繰返すことによりサーチエリア352内の代表評価点 に対する評価関数値の算出が実行される。

【0366】画素データ読出を行単位で実行し、要素プロセッサアレイ419内へシフトさせることによりサーチウィンドウブロックの半分の画素データを読出すだけで次の代表評価点に対するサーチウィンドウブロックを要素プロセッサアレイ419内に格納することができる。

【0367】図143は比較選択部404からの最適代表評価点に対応する変位ベクトルvfst、vustおよびvlstに従って密探索演算部406に対する周辺領域画素データを転送するための構成を示す図である。図143において、データ転送制御系は、粗探索演算部402における最適代表評価点検出動作完了を検出すると(サーチエリア内の代表評価点の数は予め定められており、租探索動作サイクルを規定するクロック信号をカウントすることにより容易に識別することができる)、読出制御回路452を活性化するとともに、第1の全探索演算部用メモリ455、第2の全探索演算部用メモリ455、のデータ書込タイミングおよびアドレスを発生する入出力制御回路454を含む。

【0368】読出制御回路452は、活性化時には、最 適代表評価点に対応する変位ベクトルvfst、vus tおよびvls tを順次デコードし、この変位ベクトル 周辺領域を含むアドレスを発生し、参照画像メモリ45 Oから変位ベクトルvfst、vustおよびvlst それぞれの周辺領域画素データを順次読出す。この参照 画像メモリ450から読出された周辺領域画素データは 入出力制御回路454の制御の下にメモリ455a、4 55bおよび455cへ順次格納される。このメモリ4 55a~455cへの画素データ格納動作と並行してメ モリ455a~455cにおいてはその格納データの読 出が実行され、それぞれ対応の第1の全探索演算部、第 2の全探索演算部および第3の全探索演算部へ周辺領域 画素データが転送される。メモリ455a~455cは 周辺領域の画素データすべてを格納する (32×32評 価点画素データであり、それほど大きな記憶容量は要求 されない)。この全探索演算部用メモリ455a~45 5 c へ格納されたデータは、密探索演算部406におけ る探索動作に同期してその格納画素データが読出されて 対応の全探索演算部の入力部へ伝達される。第1の全探 索演算部410、第2の全探索演算部412、および第 3の全探索演算部414の構成は先に図28を参照して 説明した動きベクトル検出装置のそれと同じである。単 にサーチェリアのサイズが異なっているだけであり、同 様の動作を行なって複数の予測モード(フィールド予測 モード、上サブテンプレートブロック予測モード、およ

び下サブテンプレートブロック予測モード) に従って評価関数値算出を実行する。これにより、それぞれ複数の 予測モードに対応する変位ベクトルが出力される。

【0369】比較選択部408は、この密探索演算部406から与えられる9種類の最適変位ベクトルに対応する評価関数値の最小値を求め、この最小評価関数値およびそれに対応する変位ベクトルを動きベクトルMVおよび評価関数値EVとして出力する。この構成は、単に9入力のうちの最小値を求めるだけであり、容易に実現することができる。

【0370】 [階層探索方式動きベクトル検出装置の第2の実施例] 図144は、階層探索方式動きベクトル検出装置の第2の実施例の構成を示す図である。図144に示す動きベクトル検出装置は、密探索演算部406が、3つの予測モードそれぞれについての評価関数値および最適変位ベクトルのみ、すなわち3種類の評価関数値および最適変位ベクトルのみを出力する点が図138に示す構成と異なっている。

【0372】第2の全探索演算部462は、比較選択部404から与えられる上サブテンプレートブロック予測モードに従って決定された最適代表評価点に対応する変30位ベクトルvustを受け、その最適代表評価点を中心とする周辺領域に含まれるすべての評価点に対し上サブテンプレートブロック予測モードに従って最適評価点を求め、この求めた最適評価点に対応する変位ベクトルVu、および評価関数値Euを出力する。

【0373】第3の全探索演算部464は、比較選択部404からの下サブテンプレートブロック予測モードに従って決定された最適代表評価点に対応する変位ベクトルvlstが示す評価点を中心とする周辺領域に含まれる評価点すべてに40対し下サブテンプレートブロック予測モードに従って最適評価点を求め、対応の変位ベクトルVs、および評価関数値Esを出力する。

【0374】比較選択部408は、密探索演算部406から出力される最適変位ベクトルVf、VuおよびVsならびに評価関数値Ef、EuおよびEsを受け、これら3つの評価関数値Ef、EuおよびEsのうち最も高い類似度を示す(最も小さい)評価関数値を求め、その最小評価関数値EVおよび対応の変位ベクトルを動きベクトルMVとして出力する。

126

【0375】図145は、第1の全探索演算部460の 構成を説明するための図である。図145 (A) に示すように、フィールド予測モードに従って評価関数値を決定する場合、テンプレートブロック472のサイズが16画素×16画素であり、サーチウィンドウブロック470のサイズも同様16画素×16画素となる。サーチウィンドウブロック470およびテンプレートブロック472の対応の画素の差分絶対値の総和が求められる。

【0376】図145 (B) に示すように、探索範囲は32画素×32画素である(探索範囲が水平および垂直方向±8のとき)。サーチウィンドウのサイズは32画素×16画素である。第1の全探索演算部460は、図4に示す構成と同様のプロセッサアレイを含む。要素プロセッサ群は16行16列に配列され、データバッファ群が8行16列の画素データを格納するように配列される。順次サーチエリア474内のサーチウィンドウ画素データをシフトさせて評価関数値の算出を行なう。

【0377】図146は、第2の全探索演算部の構成を 概略的に示す図である。第2の全探索演算部462はテ ンプレートブロックは8画素 (行) ×16画素 (列) の サイズを備える。16画素×16画素のテンプレートブ ロックの上半分のブロックに含まれる画素データのみが 用いられるためである。この場合、サーチウィンドウブ ロックも同様8画素(行)×16画素(列)のサイズと なる。探索範囲が32画素×32画素の場合、上サブテ ンプレートブロック予測モードにおいては、32画素× 32 画素の領域において、下側8行の画素データは利用 されない (16画素×16画素のブロックを単位として 評価関数値の算出が行なわれるためである)。 すなわち サーチウィンドウ476において最下部にサーチウィン ドウブロック477が到達した場合、この32画素×3 2 画素の探索範囲における残りの領域478の画素デー タは利用されない。したがってこの上サブテンプレート ブロック予測モードにおけるサーチエリア479は、2 4 画素行×32 画素列のサイズを備える。第2の全探索 演算部462は、図4に示す構成と同様の構成を備える が、要素プロセッサ群が8行16列に配列され、データ バッファ群が16行16列の画素データを格納するよう に配置される。このサーチエリア479内の画素データ を順次シフトして第2の全探索演算部462は評価関数 値の算出、および最適変位ベクトルの検出を行なう。

【0378】図147は第3の全探索演算部の構成を説明するための図である。下サブテンプレートブロック予測モードにおいては、16画素×16画素のテンプレートブロックのうちの下半分のブロックに含まれる画素データが利用される。したがってサーチウィンドウブロック482のサイズは8画素行×16画素列となる。32画素行×32画素列の周辺領域の画素データのうち、上部8行の画素データは利用されない。たとえば図14750においてブロック482および483の位置に対する評

V、および評価関数値EVとして出力する。

128

価関数値算出が行なわれる場合、ブロック483の画素データは利用されない。ブロック482に含まれる画素データのみが利用される。したがってこの下サブテンプレートブロック予測モードにおけるサーチエリア484は、32画素行×32画素列のうち、下側24行×32画素の画素データで構成される。第3の全探索演算部464はしたがって図4に示す構成と同様の構成を備えるが、8行16列に配列される要素プロセッサ群と、16行16列に配列される画素データを格納するデータバッファ群とを含む。サーチエリア484内の画素データを 10順次1画素分ずつシフトして評価関数値の算出を行なう。

【0379】この第2の実施例に示す構成においては、密探索演算部406においては、3つの演算部が設けられているが、これらの3つの演算部はそれぞれ異なる予測モードに従って最適変位ベクトルを算出しており、装置規模を低減することができるとともに、並列に複数の予測モードに従って最適変位ベクトルを検出し、これらの検出された最適変位ベクトルに従って動きベクトルを検出す 20 次定しているため、高速で最適な動きベクトルを検出す 20 ることができ、最適を予測画像を得ることができる。

【0380】なお、全探索演算部460、462および464へのそれぞれのサーチエリアの画素データの伝達は図64に示す構成と同様の構成を利用することができる。

【0381】 [階層探索方式動きベクトル検出装置の第3の実施例] 図148は階層探索方式動きベクトル検出装置の第3の実施例を示す図である。図148において、比較選択部492は、粗探索演算部402から与えられる評価関数値ef、euおよびelを対応の変位べ30クトルvf、vuおよびvlを受け、最適代表評価点を求めるとともに、最適予測モードを検出し、この検出された最適予測モードに対応する最適代表評価点に対応する変位ベクトルvstおよび評価関数値estを出力する。

【0382】密探索演算部406は、1つの全探索演算部494を含む。全探索演算部494は、比較選択部492から与えられた最適代表評価点に対応する変位ベクトルvstに従ってその周辺領域に含まれる画素データ(または評価点)のすべてに対しフィールド予測モード、上サブテンプレートブロック予測モードに従って最適変位ベクトルVf、VuおよびVlと対応の評価関数値Ef、EuおよびElを決定する。この全探索演算部494の構成としては、図1に示す動きベクトル検出装置の構成を利用することができる。

【0383】比較選択部408は、この全探索演算部494から与えられた評価関数値Ef、EuおよびElから最適予測モードを決定し、その最適予測モードに対応する変位ベクトルおよび評価関数値を動きベクトルM

【0384】図149は図148に示す比較選択部49 2の構成の一例を示す図である。図149において、比 較選択部492は、フィールド予測モードに従って算出 された評価関数値 e f および対応の変位ベクトル v f を 受けて最適代表評価点に対応する変位ベクトルャ f s t および評価関数値 e f s t を出力する第1の比較部50 2と、上サブテンプレートブロック予測モードに従って 算出された評価関数値 e u および対応の変位ベクトル v uを受け、最適代表評価点に対応する評価関数値eus tおよび対応の変位ベクトルvustを出力する第2の 比較部504と、下サブテンプレートブロック予測モー ドに従って算出された評価関数値elおよび対応の変位 ベクトルv1を受け、最適代表評価点に対応する変位べ クトルvls tおよび対応の評価関数値els tを出力 する第3の比較部506を含む。第1、第2および第3 の比較部502、504および506の構成は図27に 示す構成と同様であり、最小の評価関数値が最適代表評 価点に対応する評価関数値として決定される。

【0385】比較選択部492はさらに、第2および第 3の比較部504および506から出力される最適評価 関数値eustおよびelstを加算する加算回路50 8と、加算回路508の出力と第1の比較部502から の最適評価関数値 efstを比較する比較器510と、 比較器510の出力が最適評価関数値efstが加算回 路508の出力よりも小さいことを示すとき第1の比較 部502からの最適評価関数値 e f s t および変位ベク トルvfstを伝達するゲート回路514と、比較器5 10の出力が加算回路508の出力の方が大きいことを 示すとき活性化され、第2および第3の比較部504お よび506からの評価関数値eustおよびelstを 比較する比較器512と、比較器512の出力に従って 第2の比較部504からの評価関数値eustおよび変 位ベクトルvustを第3の比較部506からの評価関 数値elstおよび変位ベクトルvlstの一方を通過 させるセレクタ516を含む。

【0386】図149に示す比較選択部492は、以下の判断動作を行なっている:

i f e f s t < e u s t + e l s t
40 e s t = e f s t, v s t = v f s t
 e l s e i f e u s t < e l s t
 e s t = e u s t, v s t = v u s t</pre>

else est=elst、vst=vlst 図148に示す比較選択部408も図149に示す比較 選択部492と同様の構成を備える。すなわち図148 に示す比較選択部408は、図149に示す構成から入 力段の比較部502、504および506を除いた構成 を備える。

【0387】この第3の実施例の動きベクトル検出装置 50 の場合、密探索演算部において用いられる全探索演算部

は1つであり、装置規模を低減することができる。

【0388】 [階層探索方式動きベクトル検出装置の第 4の実施例] 図150は、階層探索方式動きベクトル検 出装置の第4の実施例の構成を示す図である。図150 に示す動きベクトル検出装置においては、比較選択部5 22は、粗探索演算部402から与えられた評価関数値 ef、euおよびelと対応の変位ベクトルvf、vu およびvlを受けて最適代表評価点に対応する変位ベク トルvstおよびその最適代表評価点を与えた予測モー ドを示す最適予測モード指示データ p s t を出力する。 【0389】密探索演算部404は、1つの全探索演算 部520を含む。全探索演算部520は、比較選択部5 22から与えられた最適代表評価点に対応する変位ベク トルvstを中心とする周辺領域をサーチエリアとして 全探索動作を行なって動きベクトルを検出する。このと き全探索演算部520は、比較選択部522から与えら れた最適予測モード指示データ p s t が指定する予測モ ードに従ってのみブロックマッチング処理を実行して動 きベクトルを決定する。比較選択部522の構成として は、図150に示す比較選択部492の構成を利用する 20 ことができる。すなわち、図150に示す第1の比較部 502、第2の比較部504、および第3の比較部50 6は、それぞれを示す識別ビットを予測モード指定デー タとして出力する構成が追加されればよい。これらの予 測モード識別ビットはゲート回路514およびセレクタ 516へ与えられて対応の評価関数値および変位ベクト ルとともに選択されて出力される。これにより容易に最 適予測モード指示データを生成することができる。

【0390】全探索演算部520は、最適予測モード指 定データpstに従ってその従うべき予測モードが決定 30 される。全探索演算部520の構成としては、図1に示 す動きベクトル検出装置の構成をそのまま利用すること ができる。すなわち、最適予測モード指示データpst に従って、作成された3つの予測モードに従う変位ベク トルおよび評価関数値から1つを選択する構成が利用さ れればよい。またこれに代えて、全探索演算部520の 構成としては図138に示す構成を利用することができ る。この図138に示す密探索演算部の構成を利用する 場合には、最適予測モード指示データpstに従って第 1ないし第3の全探索演算部のうちの1つが動作状態と 40 される。全探索演算部520からはまた予測モード指示 データPsが出力される。この場合最適予測モード指示 データpstが利用されてこの予測モード指示信号Ps が発生される。

【0391】なお、第1ないし第3の実施例の階層探索 方式動きベクトル検出装置においては図面には予測モー ド指示データPsが出力されるようには示していない。 しかしながらこの予測モード指示データ P s が各実施例 において出力されるように構成されてもよい。

【0392】また比較選択部522が最適予測モードを 50 装置規模を低減することが可能となる。

決定し、その最適予測モードに従って決定された最適変 位ベクトルを検出する際に用いられる判別方法としては 図149に示す比較選択部と別の判別ステップが利用さ

130

れてもよい。

【0393】さらに密探索演算部404においては、整 数精度での動きベクトルの検出が実行されている。ハー フペル精度などの分数精度での動きベクトルを検出する 構成が利用されてもよい。これらの分数精度での動きべ クトルを検出する構成としては、たとえば本願発明者の グループが既に出願している特願平5-105432号 の構成または図86に示す構成を利用することができ る。さらに上記第1ないし第4の階層探索方式動きベク トル検出装置においては、フィールド単位で符号化すな わち予測画像の検出を行なう場合の動きベクトル検出を 行なっている。この場合フレーム単位での符号化を行な う構成が利用されてもよい。この場合には、先に図1以 降において説明した全探索方式の動きベクトル検出装置 においてフレーム予測モード、奇数フィールド予測モー ド、および偶数フィールド予測モードに従って動きベク トルを検出する構成を用いることができる。

【0394】さらに階層探索方式動きベクトル検出装置 において粗探索演算部が探索を行なう代表評価点の位置 は8画素ごとではなく、他の条件に従って評価点が間引 かれて代表評価点が決定されてもよい。また密探索演算 部の探索範囲は間引かれて評価点を最少限含めばよく、 そのサイズは任意である。

【0395】以上のように、複数の予測モードについて 階層探索を行なって動きベクトルを検出するように構成 したため、広範囲の領域をサーチエリアとして少ないハ ードウェア量または演算回数で髙精度で探索して動きべ クトルを検出することができ、正確に予測画像を作成す ることができ、高精度の符号化を実現することができ る。

[0396]

【発明の効果】請求項1に係る発明においては、評価手 段が複数の予測モードそれぞれに対応する評価関数値を 並列に算出し、動きベクトル決定手段がこの評価手段の 出力に従って各予測モードに対する動きベクトルを同時 に決定するように構成したため、複数の予測モードに従 って動きベクトルをハードウェア量を増大させることな く高速で検出することが可能となる。

【0397】請求項2に係る発明においては、評価手段 が現画像ブロック (テンプレートブロック) の各画素に 対応して配置されたプロセッサを有し、これらのプロセ ッサが現画像ブロックの画素と対応の参照画像ブロック (サーチウィンドウブロック) の画素との所定の演算 (評価関数の成分値を求める) を行なって評価関数値を 出力するように構成したため、複数の予測モードに共通 の演算を1つの回路構成を用いて実行することができ、

【0398】請求項3に係る発明においては、複数の要 素プロセッサは一方方向に沿ってのみ格納画素データを 転送するように構成したため、1回のサーチウィンドウ 画素データの転送動作によりサーチウィンドウブロック を書換えることができ、効率的に評価関数値を算出する ことができるとともに画素データ転送時における電流消 費を低減することができる。

【0399】請求項4に係る発明においては、奇数フィ ールド予測モード、偶数フィールド予測モードおよびフ レーム予測モードに従って動きベクトルを検出するよう 10 に構成したため、フレーム単位での予測画像生成に対し 効率的に動きベクトルを決定することができる。

【0400】請求項5に係る発明においては、上半分ブ ロック予測モード (上サブテンプレートブロック予測モ ード)、下半分ブロック予測モード(下サブテンプレー トブロック予測モード) およびフィールド予測モードに 従って動きベクトルを検出するように構成したため、フ ィールド単位での符号化時において高速かつ効率的に動 きベクトルを検出することができる。

【0401】請求項6に係る発明においては、現画像ブ 20 ロック (テンプレートブロック) 画素データを格納する プロセッサを上半分ブロックに属しかつ偶数フィールド に属する画素に対応するプロセッサ群、上半分ブロック に属しかつ奇数フィールドに属する画素に対応するプロ セッサ群、下半分ブロックに属しかつ偶数フィールドに 属する画素に対応するプロセッサ群、および下半分ブロ ックに属しかつ奇数フィールドに属する画素に対応する プロセッサ群の4つのグループに分割し、モード指定信 号に従ってこれらのプロセッサ群のグループ構成を変更 して複数の予測モードに対応するように構成したため、 フレーム単位での符号化およびフィールド単位での符号 化いずれにも柔軟に対応することのできる汎用性の高い 動きベクトル検出装置を実現することができる。

【0402】請求項7に係る発明においては、画面形式 指定信号に従って入力画像データを画面形式を指定され た画面形式に設定した後評価関数値を生成する評価手段 ヘ与えるように構成したため、任意の画面形式の画像デ ータが与えられても、容易に所望の複数の予測モードに 従って動きベクトルを検出することができる。

【0403】請求項8に係る発明においては、プロセッ 40 サアレイ内に配置されたサイドウィンドウブロック画素 データの格納のためのバッファ手段の有効格納画素数を 変更可能としたため、サーチエリアの大きさを容易に変 更することができる。

【0404】請求項9に係る発明においては、サーチエ リア内の評価点を間引いて代表評価点に対する複数の予 測モードに従ってブロックマッチング処理を行なって最 適代表評価点を求め、次いでこの求められた最適代表評 価点の周辺領域に含まれる評価点すべてを対象としてブ

132

るように構成したため、広い範囲をサーチエリアとして 最適な予測画像を生成するための動きベクトルを高速で 決定することができる。

【0405】請求項10に係る発明においては、全探索 を行なう第1の演算手段のサーチエリアが複数の予測モ ードそれぞれに対して決定され、各決定されたサーチェ リア内で複数の予測モードそれぞれに従って評価関数値 の算出が行なわれて最適な動きベクトルが検出されるよ うに構成しているため、複数の予測モードに従って最適 な動きベクトルを決定することができる。

【0406】請求項11に係る発明においては、最適代 表評価点が複数の予測モードに共通に1つ定められ、こ の最適代表評価点に従って複数の予測モードに従って全 探索動作を行なって動きベクトルを検出するように構成 したため、装置規模をさらに低減して複数の予測モード に従って広い範囲をサーチエリアとして最適な動きベク トルを容易に検出することができる。

【0407】請求項12に係る発明においては、最適評 価点を与える予測モードに従ってこの最適代表評価点を 含む周辺領域内の全評価点に対する評価関数値の演算お よび動きベクトルの検出を行なっているため、さらに装 置規模を低減して広い範囲を探索して最適な動きベクト ルを決定することができる。

【0408】請求項13に係る発明においては、現画像 ブロックの各画素に対応してマトリックス状に配列され るプロセッサを利用して評価関数値成分を生成し、プロ セッサアレイの各プロセッサの出力を偶数フィールド、 奇数フィールドおよびフレーム内画素に対応するプロセ ッサ群に分類し、各分類ごとにプロセッサの出力の総和 を求め、この総和結果に従って奇数フィールド、偶数フ ィールドおよびフレームそれぞれに対する動きベクトル を並列に決定するように構成しているため、少ないハー ドウェア量で高速でかつ効率的に動きベクトルを検出す ることができる。

【0409】請求項14に係る発明においては、現画像 ブロック (テンプレートブロック) の各画素に対応して マトリックス状に配列されるプロセッサを利用して評価 関数値成分を並列に生成し、これらのプロセッサの出力 をフィールド内画素、現画像ブロックの上半分ブロック (上サブテンプレートブロック)、下半分ブロック(下 サブテンプレートブロック) それぞれの画素に対応する プロセッサの出力に分類し、各分類ごとにプロセッサの 出力の総和を求めて動きベクトルを検出しているため、 少ないハードウェア量で高速かつ効率的にフィールド予 測モード、上半分ブロック予測モード(上サブテンプレ ートブロック予測モード)、および下半分ブロック予測 モード (下サブテンプレートブロック予測モード) それ ぞれに対する動きベクトルを検出することができる。

【0410】請求項15に係る発明においては、現画像 ロックマッチング処理を行なって動きベクトルを検出す 50 ブロックの各画素に対応してマトリックス状に配列され るプロセッサを利用して参照画像ブロック(サーチウィンドウブロック)と現画像ブロック(テンプレートプロック)の評価関数値成分を並列に生成し、プロセッサマトリックスを上半分ブロックおよび偶数フィールドに属する画素に対応するプロセッサ群、上半分ブロックおよび偶数フィールドに属する一次でするプロセッサ群、および下半分ブロックおよび奇数フィールドの画素に対応するプロセッサ群に4分割し、モード指定信号に従ってこのプロセッサ群の組合せを変更 10して3つの予測モードに対応する評価関数値を生成するように構成したため、異なる予測モードに対しても装置構成を変更することなく容易に対応することができる。

【0411】請求項16に係る発明においては、入力参照画像データの入力順序と出力順序とが異ならせるように入力部のバッファ手段を構成したため、様々な画面形式の入力参照画像データが与えられても所望の予測モードに従う画面形式に変更してブロックマッチング処理を行なって動きベクトルを検出することができ、汎用性の20高い動きベクトル検出装置を得ることができる。

【0412】請求項17に係る発明においては、現画像ブロック(テンプレートブロック)と参照画像ブロック(サーチウィンドウブロック)の各画素に対応して配置されるプロセッサアレイにおいて所定数のプロセッサごとに配置されるバッファ手段の有効格納画素数を変更可能としたため、動きベクトルのサーチエリアを容易に変更することができる。

【0413】請求項18に係る発明においては、まず広範囲のサーチエリア内の代表評価点に対し複数の予測モードそれぞれに対する最適代表評価点を決定し、次いで各予測モードそれぞれに対する最適代表評価点周辺領域のすべての評価点を探索して複数の予測モードそれぞれに対する動きベクトル候補(最適変位ベクトル)を決定し、これらの決定された最適変位ベクトルから動きベクトルを決定するように構成したため、複数の予測モードに従いかつ階層探索方式に従って動きベクトルをハードウェア量を増大させることなく効率的に検出することができる。

【0414】請求項19に係る発明においては、広い範 40 囲のサーチエリア内の代表評価点のみを用いて複数の予測モードに従って最適代表評価点を決定し、次いで各予測モードごとに最適評価点を中心とする周辺領域のすべての評価点に対する探索動作を行なって最適変位ベクトルを算出し、最終的に最適変位ベクトルから動きベクトルを決定するように構成したため、装置規模を増大させることなく高速で複数の予測モードに従って動きベクトルを検出することができる。

【0415】請求項20に係る発明においては、広い範囲内のサーチエリアにおける代表評価点のみを用いて複 50

数の予測モードに従って最適代表評価点を決定し、この 最適代表評価点周辺領域の評価点すべてに対する全探索 を複数の予測モードに従って行なって各予測モードごと にブロックマッチング処理を行ない最適変位ベクトルを 決定し、これらの最適変位ベクトルから動きベクトルを 決定しているため、ハードウェア量を増大させることな く高速で最適な動きベクトルを検出することができる。 【0416】請求項21に係る発明においては、広い範 囲内の代表評価点のみを用いて複数の予測モードに従っ てブロックマッチング処理を行なって最適代表評価点お よびこの最適代表評価点を与える最適予測モードを決定 し、この最適代表評価点を含む周辺領域に含まれる評価 点それぞれに対する探索動作を最適予測モードに従って ブロックマッチング処理を行なっているので、装置規模 を増大させることなく複数の予測モードに従って最適な 動きベクトルを高速に決定することができる。請求項2 2に係る発明においては、Q行P列の画素に対応して配 置される要素プロセッサとR個の画素データをそれぞれ が格納する各要素プロセッサ列に対応して配置されるデ 一タ格納手段とを備えこの要素プロセッサおよびデータ 格納手段を参照画面画像データを一次元的一方方向に沿 って転送するようにシストリックアレイ状に配置し、A を変更可能な定数とし $TA \cdot (P \cdot (Q+R))$ サイク ル毎に動きベクトルを検出するように構成したため、水 平方向における動きベクトル探索範囲をその装置構成を 変更することなく変更することができ複数の探索範囲に 容易に対応することのできる動きベクトル検出装置を実 現することができる。

【0417】請求項23に係る発明に従えば、各々が、P列・Q行の画素に対応して行列状に配列される要素プロセッサと各々がR個の画素データを格納することのできるデータバッファをプロセッサアレイの各列に対応して配置した構成を備えるA個のプロセッサアレイを配置し、このA個のプロセッサアレイにそれぞれ異なる現画面ブロックの画素データを格納し、A・(Q+R)・Pサイクル毎に順次プロセッサアレイの格納する現画面のプロセッサアレイに同一の参照画面画素データを与えるように構成したため、パイプライン的に現画面ブロックについて動きベクトルを検出することができる動きベクトルを検出することができる動きベクトル検出装置を実現することができる。

【0418】請求項24に係る発明に従えば、P列・Q行の画素に対応して行列状に配置される要素プロセッサと要素プロセッサアレイの各列に対応して配置され各々がR個の画素データを格納するデータバッファとからなるプロセッサアレイにおいて要素プロセッサを複数のサブブロックに分割し、各サブブロックに対し異なる現画面ブロックの画素データを格納するとともにこれらのサブブロックに同じ参照画面画素データを与えるように構

成し、処理単位サイクル毎に順次サブブロックの現画面 プロックの画素データを更新するように構成したため、 現画面画素ブロックがサイズが小さくされた場合におい ても容易に装置規模を変更することは対応の動きベクト ルを検出することができるとともに、複数の現画面ブロ ックの動きベクトルをパイプライン的に検出することが でき、高速で各現画面ブロックの動きベクトルを決定す ることのできる動きベクトル検出装置を得ることができ る。

【0419】請求項25に係る発明に従えば、P列・Q 10 行の現画面画素に対応して行列状に配置される要素プロ セッサそれぞれにおいて第1の現画面画像画素データ格 納用の第1のレジスタと第2の現画面画像画素データ格 納のための第2のレジスタとを設け、一方のレジスタを 用いて評価関数値生成時に他方のレジスタへ別の全画面 画像画素データを格納するように構成したため、現画面 ブロックの動きベクトル検出をパイプライン的に実行す ることができ、装置規模を増大させることなく高速で動 きベクトルを検出することのできる動きベクトル検出装 置を実現することができる。請求項26に係る発明に従 20 えば、評価関数値の値に従って最適変位ベクトルを動き ベクトルと決定する比較部において、同じ評価関数値を 与える変位ベクトルに対する優先順位として、探索範囲 中央領域に最も高い優先順位を与える優先順位判定基 準、探索範囲の水平方向中央部垂直方向最下端部の変位 ベクトルに最も高い優先順位を与える優先順位判定基準 および探索範囲において水平方向中央部、垂直方向最上 端部の変位ベクトルに最も高い優先順位を与える優先順 位判定基準の3つを準備し、用いられる用途に応じてこ れらの優先順位判定基準のうちの1つを選択するように 30 構成したため、用いられる用途にかかわらず常に真裏に 対応する変位ベクトルに近い変位ベクトルを動きベクト ルとして決定することができ、より精度の高い動きベク トルを検出することのできる動きベクトル検出装置を実 現することができる。

【0420】請求項27に係る発明に従えば、複数の予測モードそれぞれについて整数精度での動きベクトルを検出する整数精度ベクトル決定手段と、この整数精度ベクトル決定手段と、この整数精度ベクトル決定手段から与えられる参照画面画像画素データと現画面画像画素データとを受け、決定された整数精度 40の動きベクトルが複数の予測モードそれぞれについての参照画面ブロック画素データと整数精度ベクトル決定手段から与えられる現画面ブロック画素データとを受けて複数の予測モードそれぞれについて分数精度での動きベクトルを決定するように構成したため、分数精度での動きベクトル決定時に新たに参照画像メモリおよび現画像メモリをアクセスする必要がなく、高速で複数の予測モードそれぞれに従って分数精度での動きベクトルを決定することができ、高速で精度の50

高い動きベクトルを決定することができる。また、整数 精度の動きベクトル決定と分数精度での動きベクトル決 定とを並列態様で実行することができ、高速で分数精度 および整数精度の動きベクトルを決定することができ る。

【0421】請求項28に係る発明に従えば、現画面画像内の所定のサイズのブロックそれぞれに対し、動きベクトル探索範囲の有効領域を設定し、この有効領域内においてのみ動きベクトル探索を行なうように構成したため、必要とされる領域内の変位ベクトルに対してのみ評価を行なって動きベクトルを決定することができ、より最適な動きベクトルを決定することができ、高性能の画像符号化システムを構築することができる。

【図面の簡単な説明】

【図1】 この発明の第1の実施例である全探索方式動きベクトル検出装置の全体の構成を概略的に示す図である。

【図2】 図1に示す動きベクトル検出装置に利用されるテンプレートブロックおよびサーチエリアの大きさを20 示す図である。

【図3】 図1に示す動きベクトル検出装置のプロセッサアレイ内に含まれる要素プロセッサの構成を概略的に示す図である。

【図4】 図1に示すプロセッサアレイの構成を示す図である。

【図5】 (A) は画面の分割構成およびブロックマッチング処理単位となるマクロブロックの構成を示し、

(B) はテンプレートブロックの構成の一例を示す図である。

【図6】 (A) は偶数フィールドサブテンプレートブロックの構成を示し、(B) は奇数フィールドサブテンプレートブロックの構成を示す図である。

【図7】 参照画像画面の分割構成およびプロセッサアレイ内に格納されるマクロブロック画素データの存在領域を示す図である。

【図8】 図1に示すプロセッサアレイ内に格納される 参照画像画素データの格納状態を例示的に示す図であ る。

【図9】 図1に示すプロセッサアレイ内の線形プロセッサアレイに格納される参照ブロック画像画素データおよび現画像ブロック画素データの格納状態を例示的に示す図である。

【図10】 動きベクトル探索範囲および現画像ブロックの具体例を示す図である。

【図11】 奇数フィールドサブテンプレートブロック または偶数フィールドサブテンプレートブロックを用い る際の現画像ブロックおよびサーチエリアの具体例を示 す図である。

【図12】 図1に示すプロセッサアレイ内に格納される参照画像プロック画素データおよびテンプレートブロ

ック画案データの格納状況を示す図である。

【図13】 (A) はサーチウィンドウが1列水平方向に移動する際のサーチウィンドウ画素データのプロセッサアレイ内の転送状態を示し、(B) はプロセッサアレイ内におけるサーチウィンドウ画素データの移動状況を例示的に示し、(C) はサーチウィンドウ画素データ入力後のプロセッサアレイ内に格納されているサーチウィンドウ画素データのサーチエリア内の分布状態を示す図である。

【図14】 (A) は偶数フィールドサブテンプレート 10 ブロックの奇数フィールドに対する変位ベクトルを例示 的に示す図であり、(B) は奇数フィールドサブテンプ レートブロックの偶数フィールドに対する変位ベクトル を例示的に示す図である。

【図15】 評価関数値算出動作におけるプロセッサアレイ内の格納データおよびサーチエリア内の位置を示す図である。

【図16】 (A) はサーチウィンドウブロックがサー チウィンドウの最下部に到達したときの状態を示し、

(B) は (A) に示す状態におけるプロセッサアレイ内 20 ケンスを示す図である。 に格納されるサーチウィンドウ画素データのサーチエリ 【図38】 この発明の ア内の位置を示す図である。 出装置の全体の構成を概

【図17】 (A) は1つのサーチウィンドウに対する 評価関数値算出後のプロセッサアレイ内のサーチウィンドウ画素データ格納状態を示す図であり、(B) は16 画素シフトイン動作後のプロセッサアレイ内におけるサーチウィンドウ画素データ格納状態を示す図である。

【図18】 図17 (B) に示す状態におけるテンプレートブロックとサーチウィンドウブロックとの位置関係を示す図である。

【図19】 サーチウィンドウブロックがサーチエリア において最終位置に到達したときの状態を示す図であ る。

【図20】 図1に示すプロセッサアレイに含まれる要素プロセッサの構成の一例を示す図である。

【図21】 図20に示す要素プロセッサの動作を示す タイミング図である。

【図22】 図1に示す総和部の具体的構成を示す図である。

【図23】 図1に示す総和部の他の構成を示す図であ 40 る。

【図24】 図1に示す総和部のさらに他の構成を示す図である。

【図25】 図24に示す総和部の動作を示すタイミング図である。

【図26】 図24に示す総和部の動作を例示的に示す図である。

【図27】 図1に示す比較部の構成を示す図である。

【図28】 この発明の全探索方式動きベクトル検出装置の第2の実施例の構成を示す図である。

138

【図29】 図28に示す動きベクトル検出装置において用いられるテンプレートブロックおよびサーチウィンドウブロックの構成を示す図である。

【図30】 図28に示す総和部の構成を示す図である。

【図31】 この発明の第3の実施例である全探索方式 動きベクトル検出装置において用いられるテンプレート ブロックの分割構成を例示的に示す図である。

【図32】 この発明の全探索方式動きベクトル検出装置の第3の実施例の構成を示す図である。

【図33】 図32に示す総和部の構成を概略的に示す 図である。

【図34】 この発明の第4の実施例の動作を説明するための図である。

【図35】 この発明の第4の実施例における水平方向 探索範囲拡張動作を説明するための図である。

【図36】 この発明の第4の実施例における水平方向 探索範囲拡張の具体的例を示す図である。

【図37】 この発明の第4の実施例の具体的動作シー 20 ケンスを示す図である。

・【図38】 この発明の第4の実施例の動きベクトル検 出装置の全体の構成を概略的に示す図である。

【図39】 図38に示す比較部の構成の一例を示す図である。

【図40】 図39に示す比較部の動作を説明するための図である。

【図41】 図39に示す比較部の動作を説明するための図である。

【図42】 図38に示す比較制御回路の構成の一例を30 示す図である。

【図43】 図38に示す読出制御回路の構成を概略的に示す図である。

【図44】 この発明の第5の実施例の動きベクトル検 出装置の全体の構成を概略的に示す図である。

【図45】 この発明の第5の実施例の動きベクトル検出装置の動作を説明するための図である。

【図46】 この発明の第5の実施例の動きベクトル検出装置の具体的動作シーケンスを示す図である。

【図47】 この発明の第5の実施例において処理時間を4処理単位時間にした場合の動きベクトル検出動作の 具体的シーケンスを示す図である。

【図48】 この発明の第6の実施例における動きベクトル検出装置のプロセッサアレイの構成を示す図である。

【図49】 図48で示すプロセッサアレイをテンプレートブロックサイズに応じて再配置した際のプロセッサアレイの構成を概略的に示す図である。

【図50】 図49に示すプロセッサアレイにおける単位探索範囲を示す図である。

50 【図51】 図49に示す動きベクトル検出装置の動作

を説明するための図である。

【図52】 この発明の第6の実施例において用いられ る動きベクトル探索範囲の構成を示す図である。

【図53】 この発明の第6の実施例における処理単位 時間におけるプロセッサアレイにおける参照画面画素デ ータの転送態様を示す図である。

【図54】 図49に示す動きベクトル検出装置の動き ベクトル検出動作の具体的シーケンスを示す図である。

【図55】 この発明の第6の実施例における動きベク トル検出装置におけるプロセッサアレイ部の配置を示す 10 図である。

【図56】 図55に示すセレクタのテンプレートブロ ック画素データに関連する部分の構成を概略的に示す図 である。

【図57】 図55に示すセレクタのサーチウィンドウ 画素データに関連する部分の構成を概略的に示す図であ る。

【図58】 この発明の第6の実施例における動きベク トル検出装置の演算部および比較部の構成を概略的に示 す図である。

【図59】 この発明の第6の実施例において利用され るサブサンプリング画像の構成を示す図である。

この発明の第7の実施例の要素プロセッサ 【図60】 の構成を概略的に示す図である。

【図61】 図60に示す要素プロセッサの動作を説明 するための図である。

この発明の第7の実施例の動きベクトル検 【図62】 出装置の概略構成を示す図である。

この発明の第7の実施例の要素プロセッサ 【図63】 の第1の変更例を示す図である。

この発明の第7の実施例の要素プロセッサ 【図64】 の第2の変更例およびその動作波形を示す図である。

【図65】 この発明の第8の実施例における比較部の 構成を概略的に示す図である。

【図66】 図65に示す優先順位判定回路の第1の優 先順位判定基準を示す図である。

【図67】 図65に示す優先順位判定回路の第1の優 先順位判定基準を示す図である。

【図68】 図65に示す優先順位判定回路の第2の判 定基準を示す図である。

【図69】 図65に示す優先順位判定回路の第2の判 定基準を示す図である。

【図70】 図65に示す優先順位判定回路の第3の優 先順位判定基準を示す図である。

【図71】 図65に示す優先順位判定回路の第3の優 先順位判定基準を示す図である。

【図72】 第1の優先順位判定基準を用いる際の動き ベクトル検出装置の構成を示す図である。

【図73】 第2および第3の優先順位判定基準を用い る際の動きベクトル検出装置の構成および対応の優先順 50 ける探索範囲制限動作を説明するための図である。

位判定基準を示す図である。

【図74】 図65に示す優先順位判定回路の構成の一 例を概略的に示す図である。

140

【図75】 図74に示す優先順位判定回路の動作を説 明するための図である。

【図76】 図74に示すセレクタおよびマルチプレク サ切換信号を発生するための構成を概略的に示す図であ る。

この発明の第9の実施例の動きベクトル検 【図77】 出装置の構成を概略的に示す図である。

【図78】 図77に示す動きベクトル検出装置の分数 精度演算部の動作を説明するための図である。

【図79】 分数精度動きベクトル検出時に生成される 予測画像の構成を概略的に示す図である。

【図80】 図77に示す予測画像メモリおよびテンプ レートブロックメモリの構成の一例を示す図である。

【図81】 図80に示す予測画像メモリの動作を説明 するための図である。

【図82】 図80に示す予測画像メモリの動作を示す 20 信号波形図である。

【図83】 図80に示す予測画像メモリにおけるブロ ックサイズ予測モード、奇数フィールド予測モードおよ び偶数フィールド予測モードそれぞれに用いられるメモ リ部へ与えられるクロック信号の発生態様を示す図であ る。

【図84】 図77に示す1/2画素精度演算部の構成 を概略的に示す図である。

【図85】 図84に示す分数精度予測画素生成回路の 動作を説明するための図であ。

30 【図86】 図84に示す1/2画素精度演算部の具体 的構成の一例を示す図である。

【図87】 この発明の第9の実施例の動作をシーケン スの一例を示す図である。

【図88】 現画面上のテンプレートブロックの位置を 示す図である。

【図89】 この発明の第10の実施例の動作原理を説 明するための図である。

この発明の第10の実施例において用いら 【図90】 れる単位探索範囲の構成を示す図である。

【図91】 この発明の第10の実施例において用いら 40 れる上半分禁止信号および下半分禁止信号の効果を説明 するための図である。

【図92】 この発明の第10の実施例における左半分 禁止信号の効果を説明するための図である。

【図93】 この発明の第10の実施例における右半分 禁止信号の効果を説明するための図である。

現画面左上端のテンプレートブロックにお 【図94】 ける探索範囲制限動作を説明するための図である。

現画面左上端のテンプレートブロックにお 【図95】

【図96】 現画面左上端のテンプレートブロックにお ける分数精度の動きベクトル検出時の動作を説明するた めのフロー図である。

【図97】 現画面上端テンプレートブロックにおける 禁止信号の発生態様を示す図である。

【図98】 現画面上右端のテンプレートブロックにお ける禁止信号発生態様および動きベクトル探索範囲制限 の動作を説明するための図である。

【図99】 現画面上右端のテンプレートブロックに対 する動きベクトル検出動作を示すフロー図である。

【図100】 現画面左端テンプレートブロックにおけ る禁止信号発生態様を示す図である。

【図101】 現画面中央部のテンプレートブロックに おける禁止信号発生態様を示す図である。

【図102】 現画面右端のテンプレートブロックに対 する禁止信号発生態様を示す図である。

【図103】 現画面下左端のテンプレートブロックに 対する禁止信号発生態様および探索範囲制限態様を説明 するための図である。

【図104】 現画面下左端のテンプレートブロックの 20 分数精度での動きベクトル検出動作時を説明するフロー 図である。

【図105】 現画面下端のテンプレートブロックに対 する禁止信号発生態様を示す図である。

【図106】 現画面下右端のテンプレートブロックに 対する禁止信号発生態様および動きベクトル探索範囲制 限態様を示す図である。

【図107】 この発明の第10の実施例の動きベクト ル検出装置の全体の構成を概略的に示す図である。

【図108】 図107に示す探索動作制御および整数 30 アドレス生成器の構成の一例を示す図である。 精度動きベクトル検出部に含まれる比較部の構成の一例 を示す図である。

【図109】 図107に示す探索動作制御部の分数精 度に対する探索範囲制御部の構成を概略的に示す図であ る。

【図110】 図107に示す分数精度動きベクトル検 出部に含まれる演算部および比較部の構成およびそこへ 与えられる禁止信号を概略的に示す図である。

【図111】 図107に示す探索範囲設定部および読 出制御回路の構成を概略的に示す図である。

【図112】 図111に示すテンプレートブロック指 定回路および禁止範囲設定回路の効果を説明するための 図である。

【図113】 この発明に従う動きベクトル検出装置の 参照画像画素データ入力部の構成を概略的に示す図であ

【図114】 図113に示す画面形式変換回路の構成 を概略的に示す図である。

【図115】 図114に示すフレーム/フレーム用ア ドレス生成器の具体的構成を示す図である。

142

【図116】 (A) は図115に示すアドレス発生器 のデータ書込時のアドレス発生順序を示し、(B) は画 素データ読出時における図115に示すアドレス発生器 のアドレス発生シーケンスを示す図である。

【図117】 図115に示すアドレス発生器の変更例 を示す図である。

【図118】 図115に示すフィールド/フレーム用 アドレス生成器の構成の一例を示す図である。

【図119】 図118に示すアドレス発生器の動作を 10 示すタイミング図である。

【図120】 図118に示すアドレス発生器のアドレ ス発生シーケンスを示す図であり、(A) は第1フィー ルドの画素データ書込時のアドレス発生シーケンスを示 し、(B) は第2フィールドの画素データ書込時のアド レス発生シーケンスを示す図である。

【図121】 図113に示す画面形式変換回路の他の 構成を示す図である。

【図122】 図121に示すフィールド/フィールド 用アドレス生成器のアドレス発生シーケンスを示す図で あり、(A) はフィールド画像画素データ書込時のアド レス発生シーケンスを示し、(B) はフィールド画像画 素データ読出時のアドレス発生シーケンスを示す図であ る。

【図123】 図121に示すフレーム/フィールド用 アドレス生成器のアドレス発生シーケンスを示す図であ り、(A) はフレーム画像画素データ書込時のアドレス 発生シーケンスを示し、(B) は画素データ読出時のア ドレス発生シーケンスを示す図である。

【図124】 図121に示すフレーム/フィールド用

【図125】 図113に示す画面形式変換回路および サーチウィンドウバッファメモリのさらに他の構成を示 す図である。

【図126】 図125に示すフレーム/フィールド用 アドレス発生器の構成の一例を示す図である。

【図127】 図126に示すアドレス発生器の動作を 示すタイミング図である。

【図128】 図127に示すアドレス発生器によるフ レーム画像からフィールド画像を生成する方法を例示的 40 に示す図である。

【図129】 図119に示すデータバッファの変更例 を示す図である。

【図130】 図129に示すデータバッファの変更例 を示す図である。

【図131】 図4に示すデータバッファのさらに他の 構成を示す図である。

【図132】 図131に示すデータバッファの動作を 説明するための図である。

【図133】 図131に示すデータバッファの動作を 50 具体的に説明するための図である。

【図134】 階層探索方式動きベクトル検出動作において用いられるテンプレートブロックおよびサーチエリアの構成の一例を示す図である。

【図135】 階層探索方式動きベクトル検出の第1段 階の動作を説明するための図である。

【図136】 階層探索方式動きベクトル検出動作における第1段階動作完了後の代表評価点の分布を例示的に示す図である。

【図137】 階層探索方式動きベクトル検出における 第2段階の動作を説明するための図である。

【図138】 階層探索方式動きベクトル検出装置の第 1の実施例の構成を概略的に示す図である。

【図139】 図138に示す粗探索演算部の構成を概略的に示す図である。

【図140】 図139に示す要素プロセッサアレイおよびメモリセルアレイの構成を概略的に示す図である。

【図141】 図140に示す最下流要素プロセッサの構成を概略的に示す図である。

【図142】 図140に示すメモリセルアレイから要素プロセッサアレイへのデータ転送動作を例示的に示す 20 図である。

【図143】 図138に示す密探索演算部への参照画 像画素データ転送制御系の構成を概略的に示す図であ る。

【図144】 この発明の階層探索方式動きベクトル検 出装置の第2の実施例の構成を概略的に示す図である。

【図145】 図144に示す第1の全探索演算部の構成を概略的に示す図である。

【図146】 図144に示す第2の全探索演算部の構成を概略的に示す図である。

【図147】 図145に示す第3の全探索演算部の構成を概略的に示す図である。

【図148】 全探索方式動きベクトル検出装置の第3の実施例の構成を概略的に示す図である。

【図149】 図148に示す最適代表評価点を求める 比較選択部の構成を概略的に示す図である。

【図150】 この発明に従う階層探索方式動きベクトル検出装置の第4の実施例の構成を示す図である。

【図151】 従来の画像信号符号化回路の全体の構成を示す図である。

【図152】 図151に示すソース符号化回路の構成を示す図である。

【図153】 画像の動き補償の操作を説明するための図である。

【図154】 ブロックマッチング法による動き補償を 行なう際のサーチエリアおよびテンプレートブロックの 配置例および動きベクトルの関係を示す図である。

【図155】 従来の動きベクトル検出装置の全体の構成を概略的に示す図である。

【図156】 図155に示すプロセッサアレイ内に含 50 クタ、PGOU~PG15U,PGOL~PG15L

144

まれる要素プロセッサの構成を示す図である。

【図157】 図155に示す動きベクトル検出装置に おけるテンプレートプロックのスキャンおよびサーチウィンドウのスキャン方法を示す図である。

【図158】 図155に示す動きベクトル検出装置の動作を例示的に示す図である。

【図159】 図155に示す動きベクトル検出装置の動作を説明するための図である。

【符号の説明】


10 1, 1 a, 1 b 演算部、2 入力部、3, 3 a, 3 b 比較部、10 プロセッサアレイ、12 総和部、2 0 テンプレートブロック、22 サーチエリア、PE 要素プロセッサ、25-1~25-M データレジス タ、26-1~26-N データレジスタ、LA1~L AP 線形プロセッサアレイ、27 差分絶対値回路、 12a, 12b, 12c 総和回路、12d 加算回 路、12ba, 12ca, 12e, 12f 総和回路、 132 比較器、138 カウンタ、12g, 12h 総和回路、122 分類変更部、120 総和演算部、 120a, 120b, 120c, 120d 総和回路、 120e, 120f, 120g 加算回路、122a, 122b セレクタ、205 サーチウィンドウバッフ アメモリ、207 画面形式変換回路、211 セレク タ、213 フレーム/フレーム用アドレス生成器、2 15 フィールド/フレーム用アドレス生成器、200 動きベクトル検出装置、252 フレーム/フィール ド用アドレス生成器、254 フィールド/フィールド 用アドレス生成器、272 フィールド/フィールド用 アドレス発生器、274 フレーム/フィールド用アド 30 レス発生器、278 書込禁止回路、289 リードア ドレス発生器、282 書込制御回路、284 読出制 御回路、DL データバッファ、RG1, RG2 レジ スタ、RGa~RGn レジスタ、312 レジスタフ ァイル、314 リードアドレス発生器、316 外部 アドレス発生器、319 初期アドレス設定回路、40 2 粗探索演算部、404 比較選択部、406 密探 索演算部、408比較選択部、410 第1の全探索演 算部、412 第2の全探索演算部、414 第3の全 探索演算部、412 メモリセルアレイ、419 要素 40 プロセッサアレイ、420 総和部、422 比較部、 425 テンプレートブロックデータメモリ、460 第1の全探索演算部、462 第2の全探索演算部、4 64第3の全探索演算部、492 比較選択部、494 全探索演算部、520全探索演算部、522 比較選 択部、600 動きベクトル検出装置、602参照画像 メモリ、604 現画像メモリ、606 読出制御回 路、608 比較制御回路、607 探索範囲設定部、 610 レジスタ、611 比較器、612 レジス タ、613 カウンタ、630 入力部、632 セレ


プロセッサグループ、PBA, PBB, PBC, PBD プロセッサプロック、SLa, SLb, SLc, SL d, SLe, SLf, SLg セレクタ、DLA, DL B データバッファ群、644接続制御回路、SWa u, SWXa, SWXb, SWXc, SWal, SWb 1, SWbb スイッチング素子、STa, STb, S Td, STc, STeスイッチング素子、650a~6 50d 総和部、652a~652d セレクタ、65 4a~654d 比較部、655 加算部、656 比 較部、660a レジスタ (A) 、660b レジスタ (B)、661 マルチプレクサ、662,663 セ レクタ、664 レジスタ、665 減算器、666 絶対値回路、672 演算部、673 比較部、674 制御装置、675 参照画像メモリ、676 現画像 メモリ、679 マルチプレクサ、677a, 677b ラッチ、680 レジスタ、682 比較器、684

カウンタ、686 レジスタ、688 更新制御回路、 690 優先順位判定回路、CH1, CH2, CH3 動きベクトル検出装置チップ、701 セレクタ、70 2 H絶対値回路、703 V絶対値回路、704 V 抽出回路、705 - V抽出回路、706セレクタ、7 07 加算器、708 セレクタ、709 加算器、7 10 マルチプレクサ、711,712 レジスタ、7 13 比較器、715 タイミング信号発生回路、71 6 活性制御回路、722 予測画像メモリ、724 10 テンプレートブロックメモリ、726, 738 1/2 画素精度演算部、730,732 比較部、734 セ レクタ、802 分数精度予測画像生成回路、820 参照画像メモリ、821 現画像メモリ、821 現画 像メモリ、830整数精度動きベクトル検出部、832 分数精度動きベクトル検出部、834探索範囲設定 部、836 探索動作制御部、838 読出制御回路。

146

【図1】







» Zela-el


【図4】 【図5】 10 (A) PE PE (TB) PE PE PE2 PE PΕ PE PE PE3 PE PΕ PE PE PEm-I PE PE PE PE (B) TB1 PE PΕ PE PE データ DL DL DL LAI LA2 LA (P-1) LAP 【図9】 【図10】 【図11】 : N = nM/4画卷, 8画条 1Q = mM Q 8画票 // 画朱 【図23】 加马 回路

【図6】






【図18】




: 亏較りアランプレードブローフ : 子致フィーハナ × オレマ (1/,-よ),

: 偽数ナアテップレートブロック 例数フィールゲ × 対して(ルータ)


【図12】





【図13】



W)










【図26】

【図27】









【図32】


【図42】




【図29】




【図30】




【図31】




【図34】





【図36】








【図39】
















【図48】 【図49】 PG13U PG14U 8 列 PBB PBA .PG15U PG1U PGOU. SPE 8PB 8PB 8PE 8PE PEO fī PE7 PG 8U PG PG PG PG 14U PG ΟÜ 6U 70 150 16 ក PGLL PGOL. .PG151 8 SPE 8PE SPE 8PE 1 SPB দি PG OL PE8 PE15 PG 8L PG13L PG14L 151. DL 15 15 DL 6 32 画素 LÅ1 IA14 LA15 LÃO LÄ13 16 列







PG PG PBB 7U 80 911 140 150 STC SLC. PG PG PG PG PG PBC PBO 81. 9L 14L 15L STe STe DL, DL. 14 15

DLB

Slg /øLA

【図57】





0

【図66】

P(H,V) = |H|+|V|

-16-15-14-13-12-11-10-9-8-7-6-5-4-3-2-1-0

H ベクトル

v	-16	32	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
×	-15	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15
	-14	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14
クト	-13	29	28	27	26	25	24	ឌ	શ	21	20	19	18	17	16	15	14	13
ル	-12	28	27	26	25	24	23	8	21	20	19	18	17	16	1.5	14	13	12
	-11	27	26	25	24	23	22	21	æ	19	18	17	16	15	14	13	12	11
	-10	26	25	24	23	22	21	80	19	18	17	16	15	14	13	12	11	10
	-9	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9
	-8	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8
	-7	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7
	-6	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6
	-5	21	20	19	18	17	16	ង	14	13	1	11	10	9	8	7	6	5
	-4	20	19	18	17	16	15	14	13	12	1	10	9	8	7	6	5	4
	-3	19	18	17	16	15	14	3	12	1	9	9	8	7	6	5	4	3
	-2	18	17	16	15	14	13	12	11	9	9	8	7	6	5	4	3	2
-	-1	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
	0	16	15	14	13	12	11	10	9	8	7	6	5	٧	ფ	Q	1	0
	1	17	16	15	14	13	ង	11	10	9	8	7	6	15	4	ო	2	1
1	2	18	17	16	5	14	13	12	11	9	9	8	7	6	5	4	3	2
	3	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3
1	4	20	19	18	17	16	15	14	13	12	11	10	9	8	7	5	5	4
	5	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5
	6	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6
- 1	7	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7
	8	24	23	22	21	20	19	18	17	16	15	14	23	12	11	10	9	8
	9	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9
	10	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10
	11	27	25	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11
	12	28	27	26	25_	24	23	22	21	20	19	18	17	16	15	14	13	12
	13	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13
	14	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14
	15	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15
	16	32	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
١	16	32	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	_1

【図67】

P(H.V) - |H|+|V|

1	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
-16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	32
-15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	31
-14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	30
-13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	29
-12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	28
-11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	27
-10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	26
-9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	25
-8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	24
-7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	23
-6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	22
-5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	21
-4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	20
-3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	19
~2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	18
-1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	17
0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	16
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	17
2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	18
3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	19
4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	20
5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	21
6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	22
7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	23
8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	24
9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	25
10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	26
11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	27
12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	28
13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	29
14	15	16	17	18	19	20	21	22	23	24	25	26	Z 7	28	30
15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	31.
16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	32

【図68】

P(H.V) - |Hi+(-V+16)

\Box	-16	-15	-14	-13	-12	-11	-10	-9	-8	-7	-6	-5	-4	-3	-2	-1	0
-16	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
-15	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	31
-14	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	31	30
-13	45	44	43	42	41	40	39	38	37	36	35	34	33	32	31	30	29
-12	44	43	42	41	40	39	38	37	36	35	34	33	32	31	30	29	28
-11	43	42	41	40	8	38	37	36	35	34	33	82	31	30	29	28	27
-10	42	41	40	39	88	37	36	35	34	33	32	31	30	29	28	27	26
-9	41	40	39	38	37	36	35	34	8	32	31	8	83	28	27	26	25
-8	40	39	38	37	96	35	34	33	æ	31	30	8	88	27	8	25	24
-7	39	38	37	36	35	34	33	32	31	30	29	28	27	26	25	24	26
-6	38	37	36	35	34	33	32	31	30	29	28	27	8	25	24	26	R
-5	37	36	35	34	33	32	31	30	29	28	27	26	25	24	26	22	Ŋ
	36	35	34	33	82	31	30	29	28	27	26	25	24	26	22	21	83
<u>-31</u>	35	34	33	32	31	30	29	28	27	26	25	24	26	22	21	20	19
-2	34	33	32	31	30	29	28	27	26	25	24	26	22	21	20	19	18
-1	33	32	31	30	29	28	27	26	25	24	28	22	21	20	19	18	17
ा	32	31	30	29	28	27	26	25	24	26	22	21	20	19	18	17	16
	31	30	29	28	27	26	25	24	26	22	21	20	19	18	17	16	15
2	30	29	28	27	26	25	24	26	22	21	20	19	18	17	16	15	14
3	29	28	27	26	25	24	26	22	21	20	19	18	17	16	15	14	13
4	28	27	26	25	24	26	22	21	20	19	18	17	16	15	14	13	12
5	27	26	25	24	26	22	21	20	19	18	17	16	15	14	13	12	11
6	26	25	24	26	22	21	20	19	18	17	16	15	14	13	12	11	10
7	25	24	26	22	21	20	19	18	17	16	15	14	13	12	11	10	9
8	24	26	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8
9	26	22	21	20	19	18	17	16	15	14	13	12	11	10	o	8	7
10	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6
11	21	20	19	18	17	16	15	14	19	12	11	10	9	8	7	6	5
12	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4
13	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3
14	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2
15	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
16	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

【図69】

P(H.V) = |H|+(-V+16)

No. 1		F(H,V) = H +(-1+1D)															
The	1	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
-15 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 -14 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 -13 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 -12 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 -12 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 43 44 -12 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 43 -11 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -10 -10 -10 -10 -10 -10 -10 -10 -10 -1		32	33	34	35	36	37	38	39	40	41	42	43	44	45	46	47
-14 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 -13 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 -12 23 14 15 16 17 18 19 20 21 22 26 24 25 26 24 25 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -11 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -11 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -12 -12 28 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -12 -12 28 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -12 -12 28 28 29 30 31 32 33 34 35 36 37 38 39 40 -12 -12 -12 28 28 29 30 31 32 33 34 35 36 37 38 39 40 -12 -12 -12 28 28 29 30 31 32 33 34 35 36 37 38 39 40 -12 -12 28 28 28 29 30 31 32 33 34 35 36 37 38 39 40 -12 -12 28 28 28 28 30 31 32 33 34 35 36 37 38 39 40 -12 -12 28 28 28 28 30 31 32 33 34 35 36 37 38 39 40 -12 28 28 28 28 30 31 32 33 34 35 36 37 38 39 40 -12 28 28 28 30 31 32 33 34 35 36 37 38 39 40 -12 28 28 28 30 31 32 33 34 35 36 37 38 38 38 38 38 38 38 38 38 38 38 38 38	-15		32	33		35		37		39	40	41	42	43	44	45	
-13 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 -12 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -11 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 -10 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -10 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -10 28 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -10 28 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -10 28 28 28 28 28 28 28 28 28 28 28 28 28	-14				33	34	35	36	37	38	39	40	41	42	43	44	
-11 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 -10 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -9 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -9 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -9 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -9 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 -9 25 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 -7 28 29 30 31 32 33 34 35 36 37 38 39 39 39 39 39 39 39 39 39 39 39 39 39	-13	29	30	31	32	33	34		36	37	38	39	40	41	42	43	44
-10	-12	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42.	43
-9 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -8 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 -7 26 24 25 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 -8 -6 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 36 37 36 37 -5 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 36 37 -5 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 -5 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 -5 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 36 37 -3 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 -7 31 9 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 -7 31 9 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 -7 31 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 -7 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 36 37 36 37 36 37 37 38 39 39 39 39 39 39 39 39 39 39 39 39 39	-11	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42
-8	-10	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41
-7 26 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 36 36 37 38 36 32 32 33 34 35 36 37 38 36 37 35 36 37 38 36 37 38 38 38 38 38 38 38 38 38 38 38 38 38	-9	25	26	27	28	29	30	31	32	33	ð	35	36	37	38	39	40
-6 22 26 24 25 25 27 28 29 30 31 32 33 94 35 36 37 -5 21 22 26 24 25 26 27 28 29 30 31 32 33 94 35 36 -4 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 -3 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 27 28	-8	24	25	26	27	28	29	30	31	8	ន	34	В	36	37	38	39
-5 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 36 -4 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 -3 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 -2 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 0 16 17 18 19 20 21 22 26	-7	26	24	25_	26	27	28	29	30	ន	Я	ន	34	В	36	37	38
-4 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 35 -3 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -2 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 11 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 11 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 24 25 26 27 28 29 30 31 31 31 14 15 16 17 18 19 20 21 22 26 24 25 26 24	-6	22	26	24	25	25	27	28	29	ន	31	Я	ន	34	35	36	37
-3 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -2 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 34 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 -1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 21 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 21 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 21 22 26 24 25 26 27 28 29 30 31 22 26 24 25 26 27 28 29 30 31 22 26 24 25 26 27 28 29 30 31 22 26 24 25 26 27 28 29 30 31 22 26 24 25 26 27 28 29 30 31 31 4 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 34 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 24 25 26 27 28 29 30 31 31 32 14 15 16 17 18 19 20 21 22 26 24 25 26 2	-5	21	22	26	24	25	26	27	28	8	8	ភ	83	ន	34	8	36
-2 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 -1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 33 1 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 1 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 3 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 31 4 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 30 31 32 20 20 20 20 20 20 20 20 20 20 20 20 20	-4	20	21	22	26	24	25	26	27	28	29	30	31	32	33	34	35
-1 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 32 0 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 31 4 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 4 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 31 4 15 16 17 18 19 20 21 22 26 24 25	-3	19	20	21	22	26	24	25	26	27	28	29	30	31	32	33	34
0 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 31 1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 2 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 3 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 4 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 25 11 12 13 14 15 16 17 18 19 20	-2	18	19	20	21	22	26	24	25	26	27	28	29	30	31	32	33
1 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 30 2 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 3 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 4 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 27 5 1.1 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 6 10 11 12 13 14 15 16 17	-1	17	18	19	8	21	22	26	24	ß	26	27	28	29	33	31	32
2 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 29 3 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 4 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 5 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 6 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 27 7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 9 7 8 9 10 1	0	16	17	18	19	20	21	22	26	24	25	26	27	28	29	30	31
3 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 28 4 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 5 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 5 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 6 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 <		15	16	17	18	19	20	21	22	26	24	ผ	26	27	88	æ	30
4 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 27 5 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 26 6 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 24 25 26 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 24 8 8 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 24 8 8 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 18 19 20 21 22 26 24 25 19 27 8 19 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 18 19 20 21 22 26 24 25 18 19 20 21 22 26 24 25 18 19 20 21 22 26 24 25 18 19 20 21 22 26 24 25 18 19 20 21 22 26 26 24 25 18 18 19 20 21 22 26 26 26 26 26 26 26 26 26 26 26 26	2	14	15	16	17	18	19	20	21	22	26	24	25	26	27	28	29
5 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 26 6 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 8 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 9 7 8 9 10 11 12 13 14 15 16 17 18 19	3	13	14	15	16	17	18	19	8	21	22	28	24	ß	26	27	28
6 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 25 7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 9 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 22 10 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 10 6 7 8 9 10 11 12 13 14 15 16 <th< td=""><td>4</td><td>12</td><td>13</td><td>14</td><td>15</td><td>16</td><td>17</td><td>18</td><td>19</td><td>20</td><td>21</td><td>22</td><td>26</td><td>24</td><td>25</td><td>26</td><td>27</td></th<>	4	12	13	14	15	16	17	18	19	20	21	22	26	24	25	26	27
7 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 24 8 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 9 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 10 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 11 11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 11 11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 12 11 12 13 14 15 16 17 18 19 20 12 11 13 14 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 12 13 14 15 16 17 18 19 13 14 15 16 17 18 19 13 14 15 16 17 18 19 13 14 15 16 17 18 19 13 14 15 16 17 18 19 13 14 15 16 17 18 19 13 14 15 16 17 18 19 15 15 15 17 18 19 15 15 15 17 18 19 15 15 15 17 18 19 15 15 15 17 18 19 15 15 15 17 18 19 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 17 18 15 15 15 15 15 15 15 15 15 15 15 15 15	5	11	12	13	14	15	16	17	18	19	20	21	22	26	24	25	26
8 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 26 9 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 10 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 12 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18	6	10	11	12	13	14	15	16	17	18	19	20	21	22	26	24	25
9 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 10 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 12 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 12 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 18 19 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 14 12 13 14 15 16 17 18 19 14 12 13 14 15 16 17 18 19 14 12 13 14 15 16 17 18 19 18 14 12 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 15 17 18 19 18 18 19 18 18 19 18 18 19 18 18 19 18 18 18 19 18 18 18 18 18 18 18 18 18 18 18 18 18	7	9	10	11	12	13	14	15	16	17	1.8	19	20	21	22	26	24
10 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 12 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 15 1 2 3 4 5 6 7 8 9 10 11	8	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	26
11 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 12 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	9	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
12 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17	10	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21
13 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	11	5	6	7	8	9	10				14	15					20
14 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 16 7 8 9 10 11 12 13 14 15 16 17 8 9 10 11 12 13 14 15 16 18 9 10 11 12 13 14 15 16	12	4	5	6	7	8	9	10		12		14		16		18	19
15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	13	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
	14	2	9	4	5	6	7	8	9	10	11	12	13	14	15	16	17
16 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	15	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
	16	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15


【図70】


【図71】


	H ベクトル														H ベクトル																				
		-16	-15	-14	-13	-12	-11	-20	-9	-8	-7	-6	-5	-4	-3	-2	-1	0	w/	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
., -	16	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	-16	0	T	2	3	4	5	6	7	8	9	9	11	12	13	14	15
		17	16	15		13	12	11	10	9	8	7	6	5	4	3	2	1	-15		2	1 3	4	5		7	8	9	10	11		13		15	16
	14	18		16	1.5	14	13	12	11	10	9	8	7	6	5	4	3	2	-14	2	3	4	5	6	7		9	10	11	12		14	15	16	17
	13	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	-13		1 4	5	6	7	8	9		11	12	13	14	15		17	18
ル目	12	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	-12	4	5	6	7	B				12	13	14		16		18	19
Е	11	21					16		14	13			10	9	8	7	6	5	-11	5	6	1 7	8				12	13		15		17	18		20
	20				19		17		15	14			11	10	9	8	7	6	-10		7	8	9		îĭ			14		16		18			21
		23		21	20	19	18	17		15			12			9		7	<u> </u>		8				12		14	15			18			21	22
	-8		23	22	21	20	19		17	16			13		11	10		8		8		тŏ	11		13			16			19		21		23
	-7			23	22	21	20		18				14			11		9			10				14		16	17	18			21	22		24
<u>.</u>			25		23	22	21		19				15					10		10		12		14					19			22			25
		27			24	23	22		20	19			16			13		11					14							21		23			<u>쥟</u>
	4		27		25	24	23		21		19		17			14		12			13		15		17		19	20	21	22		24			27
	-3		28		28	25	24		22		20		18			15		13	_	13	14		16				20	21		23					28
	-2		29		27	26	25		23	22	21		19		17		15	14		14	15	123	17	18			21	22	23						29
⊢	-1		30		28	27	26		24		22		20					15	1		16	110	10	10	20							27			30
-	0		91		29	28	27		25					20			17	16	1				19			22			24 25	25		28	28	쮨	
⊢			32		30 31	29	28 29		26 27		24		22 23	21	20 21		18 19	17		17			20		22	23		24		27 27		2		30	31
- ⊦	2		33	33		31			28				24		22		20	19				13	2									29		31	32
- 1			35		33		31		29				25		23			20		18	19	2		22		24				28					33
- ⊦	5				34		32		30				쓞		24		22	21		19 20	20									29		31			34
-					35				31				27		25			22					23	24	25	26		28	29	꽂					35
_ <u>}</u>					36				32				28		26			23		21	22		24	B	26	27	28		30						
- F									33				岁		27		25		1 7		23		25			28				32	33		35		37
_ <u> </u>	9								34					29			26					25	26			29				33	34				38
- F				40		38	37		35		33				29		27	26		24	25				29			32	33						39
		43	42		40		38		36	35	34	33		31		29	28	27		25		27		29		31			34						40
- 1	12				41	40	39		97				33			30		28		26	27	28		30		32	33	34			37				41
	13		44		42	41	40		38					33		31	30	29	11	27	28	29			32	33				37					42
-		_	45		43	42	41		39			36		34	33	32	31	30	12	28			31		33		35	36		38	39				43
	15			45			42		40				36	36	34	33	32	31	13	29		31			34				38					43	
		48	47		45	44	43		41		39			36		34		32	14	30	31	32								40				44	
_																				31	32	33	34	35	36	37	38	39				43			46
																			1.6	32	_33	34	35	36	37	38	39	40	41	42	43	44	45	46	47


P(H.V) - |H|+(+V+16)


P(H,V) = |H|+(+V+16)















【図108】

比較器 (整数特度 評価関数値) 680 レジスタ 839 更新制御回路 686 .841 117 抽出回路 Ih H,V lal 841 上半分検出器 (V < 0) luph 下半分検出器 (V > 0) []wh


【図109】




【図110】


836

(B)




【図112】







【図111】




【図114】




【図113】




【図115】







【図116】





【図117】




【図120】








【図119】



【図121】


【図122】




【図124】

252 iv -APY Ŧ 70 2 270


【図125】






出力马韦


【図130】





【図131】





【図133】














【図134】


【図140】





【図136】














【図149】








【図153】




【図154】


粗联系

瘦箅部





【図155】



フロントページの続き

(72) 発明者 中川 伸一

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

(72)発明者 松村 哲哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内 (72) 発明者 熊木 哲

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内

(72)発明者 花見 充雄

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社システムエル・エス・アイ開発研 究所内